KR940007669A - 버스의 데이터전송처리능력(Data throughput)을 향상시키는 버스제어장치 - Google Patents

버스의 데이터전송처리능력(Data throughput)을 향상시키는 버스제어장치 Download PDF

Info

Publication number
KR940007669A
KR940007669A KR1019930018516A KR930018516A KR940007669A KR 940007669 A KR940007669 A KR 940007669A KR 1019930018516 A KR1019930018516 A KR 1019930018516A KR 930018516 A KR930018516 A KR 930018516A KR 940007669 A KR940007669 A KR 940007669A
Authority
KR
South Korea
Prior art keywords
bus
data
instruction
request
switching
Prior art date
Application number
KR1019930018516A
Other languages
English (en)
Other versions
KR970006644B1 (ko
Inventor
노부오 히가키
토시미치 마쯔자키
Original Assignee
모리시타 요이찌
마쯔시다덴기산교 가부시기가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 모리시타 요이찌, 마쯔시다덴기산교 가부시기가이샤 filed Critical 모리시타 요이찌
Publication of KR940007669A publication Critical patent/KR940007669A/ko
Application granted granted Critical
Publication of KR970006644B1 publication Critical patent/KR970006644B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/36—Handling requests for interconnection or transfer for access to common bus or bus system
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4004—Coupling between buses
    • G06F13/4027—Coupling between buses using bus bridges
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
    • G06F13/28—Handling requests for interconnection or transfer for access to input/output bus using burst mode transfer, e.g. direct memory access DMA, cycle steal
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/76—Architectures of general purpose stored program computers
    • G06F15/78—Architectures of general purpose stored program computers comprising a single central processing unit
    • G06F15/7807—System on chip, i.e. computer system on a single chip; System in package, i.e. computer system on one or more chips in a single package
    • G06F15/7817—Specially adapted for signal processing, e.g. Harvard architectures

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Signal Processing (AREA)
  • Computing Systems (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Bus Control (AREA)

Abstract

본 발명은 프로세서코어. 메모리, 및 DMA등의 주변기능을 가진 마이크로콘트로울러에 관하여, 버스구성, 및 버스제어방식의 개량에 관한 것으로서, 버스상에서의 충돌을 회피하고, 프로그램속에 격납하고 있는 테이블등의 정수데이터를 명령 해독부를 개재하지 않고 연산실행부가 직접 데이터를 억세스하므로서 성능향상이 가능한, 또, 버스상의 부하를 경감함으로써, 클록주파수의 향상이 가능한 버스제어장치를 제공하고 또 내장하는 주변회로를 다른기능을 가진 회로와 용이하게 대체하는 버스제어장치를 제공하는 것을 목적으로하며, 그 구성에 있어서, 명령 데이터를 격납하는 복수의 메모리와, 복수의 주변회로(106)를 1칩내에 내장하여, 그들의 메모리, 주변회로(106)에 접속하고 있는 각각의 어드레스 및 데이터버스를 접속하거나, 분리하거나 하는 버스절환회로(117),(118)와 프로세서의 요구에 의해 버스절환회로(117), (118)의 접속, 절단을 제어하는 버스제어부(120)를 구비하므로서, 버스를 분리하였을 경우에는, 각각의 버스가 독립적으로 동작가능하므로, 명령, 데이터를 동시에 억세스할 수 있고, 버스를 접속하였을 경우에는, 다른 버스에 접속되어 있는 메모리, 주변회로(106)에 대해서 명령 데이터를 억세스할 수 있는 것을 특징으로 한것이다.

Description

버스의 데이터전송처리능력(Data throughput)을 향상시키는 버스제어장치
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 실시예의 일구성을 표시한 블록도.
제2도는 실시예에 있어서의 버스제어부의 일구성을 표시한 블록도.
제3도는 실시예에 있어서의 버스제어부내의 억세스공간판정회로의 일예를 표시한 회로도.

Claims (7)

  1. 명령(Instruction)을 해독하는 명령해독수단과, 프로그램을 격납하는 명령기억수단과, 명령해독수단과 명령기억수단을 접속하는 어드레스 m비트, 데이터 n비트의 제1버스와, 명령해독수단의 해독결과에 따라서 명령을 실행하는(Execute) 명령실행수단과, 명령실행시에 사용하는 데이터를 격납하는 데이터기억수단과, 명령실행수단과 데이터기억수단을 접속하는 어드레스 m비트, 데이터 n비트의 제2버스와 제1버스와 제2버스를 전기적으로 접속 또는 절단하는 제1절환수단을 구비하고, 명령실행수단이 명령기억수단에 격납된 프로그램을 명령실행수단에 전송하는 전송요구를 냈을 경우, 및 명령해독수단이 데이터기억수단에 격납된 데이터를 명령해독수단으로 전송하는 제2전송요구를 냈을 경우는, 제1절환수단에 의해 제1버스와 제2버스를 접속하고, 명령해독수단이 명령기억수단에 격납된 프로그램을 명령해독수단에 전송하는 제3의 전송요구를 냈을 경우, 명령실행수단이 데이터기억수단에 격납된 데이터를 명령실행수단에 전송하는 제4의 전송요구를 냈을 경우, 및 제3, 제4의 전송요구가 동시에 나왔을 경우는, 제1절환수단에 의해 제1버스와 제2버스를 절단하는 버스제어수단을 설치한 것을 특징으로 하는 버스제어장치.
  2. 제1항에 있어서, 명령실행수단으로 행하는 처리이외의 데이터처리를 행하는 제1데이터처리수단(복수형)과, 제1데이터처리수단이 접속되는 어드레스 m비트, 데이터 n비트의 제3버스와 제2버스와 제3버스를 전기적으로 접속 또는 절단하는 제2절환수단을 구비하고, 명령해독수단이 제1데이터처리수단으로부터 명령해독수단으로 데이터를 전송하는 제5도의 전송요구를 냈을 경우는, 제1절환수단, 및 제2절환수단에 의해 제1버스, 제2버스, 및 제3버스를 접속하고, 명령실행수단이 제1데이터처리수단으로부터 명령실행수단으로 데이터를 전송하는 제6의 전송요구를 냈을 경우, 및 제3, 제6의 전송요구가 동시에 나왔을 경우에는, 제1절환수단에 의해 제1버스와 제2버스를 절단하고, 제2절환수단에 의해 제2버스와 제3버스를 접속하는 버스제어수단을 설치한 것을 특징으로 하는 버스제어장치.
  3. 제2항에 있어서, 명령기억수단, 데이터기억수단으로부터 대용량의 외부기억수단(복수형)과 외부기억수단이 접속되는 어드레스 m비트, 데이터 n비트의 제4버스와, 제2버스와 제4버스를 전기적으로 접속 또는 절단하는 제3절환수단을 구비하고, 명령해독수단이 외부기억수단으로부터 명령해독수단으로 데이터를 전송하는 제7의 전송요구를 냈을 경우는, 제1절환수단, 및 제3절환수단에 의해 제1버스, 제2버스, 및 제4버스를 접속하고, 명령실행수단이 외부기억수단으로부터 명령실행수단으로 데이터를 전송하는 제8의 전송요구를 냈을 경우, 및 제3, 제7의 전송요구가 동시에 나왔을 경우에는, 제1절환수단, 및 제2절환수단에 의해 제1버스, 제2버스, 및 제3버스를 절단하고, 제3절환수단에 의해 제2버스와 제4버스를 접속하는 버스제어수단을 설치한 것을 특징으로 하는 버스제어장치.
  4. 제3항에 있어서, 제3의 절환수단에 n비트의 버퍼를 구비하고, 제4버스가 데이터 K비트(K＜n)이고, 제7의 전송요구, 및 제8의 전송요구가 나왔을 경우에, 제2버스와 제3절환수단내 버퍼사이에서는, n비트의 데이터를 전송하고, 제4버스와 제3절환수단내 버퍼의 사이에서는, K비트 데이터를 h(h는 정수, 또한(h-1)×K＜n×K)회, 전송하는 버스제어수단을 설치한 것을 특징으로 하는 버스제어장치.
  5. 제3항에 있어서, 제4버스에 접속되고, 제1, 제2, 및 제3의 버스개방(Bus release)을 요구하는 버스개방수단과, 그 개방요구를 검출하는 버스개방요구검출수단과, 버스개방요구검출수단이 버스개방요구를 검출했을때에, 버스개방요구수단이 명령기억수단과 버스개방요구수단사이의 데이터 전송요구를 냈을 경우에, 제1, 제3의 절환수단에 의해 제1, 제2, 및 제4버스를 접속하고, 제2절환수단에 의해 제2버스와 제3버스를 절단하고, 버스개방요구수단이 데이터기억수단과 버스개방요구수단사이의 데이터 전송요구를 냈을 경우에, 제2절환수단에 의해 제2버스와 제4버스를 접속하고, 제1, 제2절환수단에 의해 제1, 제2, 및 제3버스를 절단하고, 버스개방요구수단이 제1데이터처리수단과 버스개방요구수단 사이의 데이터 전송요구를 냈을 경우에, 제2, 제3절환수단에 의해 제2, 제3, 및 제4버스를 접속하고, 제1절환수단에 의해 제1버스와 제2버스를 절단하는 버스제어수단을 설치한 것을 특징으로 하는 버스제어장치.
  6. 제3항에 있어서, 제4버스에 접속하여, 제1데이터처리수단으로 행하는 처리이외의 데이터처리를 행하는 제2데이터처리수단과, 제1데이터처리수단의 동작을 금지하는 요구를 내는 데이터처리금지수단과, 그 금지요구를 검출하는 데이터처리금지요구검출수단과, 데이터처리금지요구검출수단과이 금지요구를 검출했을때에, 제5의 전송요구가 나왔을 경우는, 제1, 제3의 절환수단에 의해 제1버스, 제2버스, 및 제4버스를 접속하고, 제2절환수단에 의해 제2버스와 제3버스를 절단하고, 제2데이터처리수단으로부터 명령해독수단으로 데이터를 전송하고, 제6의 전송요구가 나왔을 경우, 및 제3, 제6의 전송요구가 동시에 나왔을 경우는, 제3의 절환수단에 의해 제2버스와 제4버스를 접속하고, 제1, 제2절환수단에 의해 제1, 제2, 및 제3버스를 절단하고, 제2데이터처리수단과 명령실행수단 사이에서 데이터를 전송하는 제어수단을 설치한 것을 특징으로 하는 버스제어장치.
  7. 명령(Instruction)을 해독하는 명령해독수단과, 프로그램을 격납하는 명령기억수단과, 명령해독수단과 명령기억수단을 접속하는 어드레스 p비트, 데이터 q비트의 제1버스와, 명령해독수단의 해독결과에 따라서 명령을 실행하는(Execute) 명령실행수단과, 명령실행시에 사용하는 데이터를 격납하는 데이터기억수단과, 명령실행수단과 데이터기억수단을 접속하는 어드레스 p비트, 데이터 q비트의 제2버스와, 제1버스와 제2버스를 전기적으로 접속 또는 절단하는 제1절환수단에 있어서, 제1절환수단에 의해 제1버스와 제2버스의 r비트(1rq-1)의 데이터버스를 절단하고, 제1버스와 제2버스의(q-r)비트의 데이터버스를 접속하여, 명령기억수단에 격납된 r비트의 데이터를 명령기억수단으로부터 명령해독수단으로, 명령기억수단에 격납된(q-r)비트의 데이터를 명령기억수단으로부터 명령실행수단으로 동시에 전송하는 버스제어수단을 구비한 것을 특징으로 하는 버스제어장치.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019930018516A 1992-09-16 1993-09-15 버스의 데이터전송처리능력(Data throughput)을 향상시키는 버스제어장치 KR970006644B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP24665992A JP3226055B2 (ja) 1992-09-16 1992-09-16 情報処理装置
JP92-246659 1992-09-16

Publications (2)

Publication Number Publication Date
KR940007669A true KR940007669A (ko) 1994-04-27
KR970006644B1 KR970006644B1 (ko) 1997-04-29

Family

ID=17151712

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019930018516A KR970006644B1 (ko) 1992-09-16 1993-09-15 버스의 데이터전송처리능력(Data throughput)을 향상시키는 버스제어장치

Country Status (6)

Country Link
US (1) US5481679A (ko)
EP (1) EP0588607B1 (ko)
JP (1) JP3226055B2 (ko)
KR (1) KR970006644B1 (ko)
DE (1) DE69327374T2 (ko)
TW (1) TW224524B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR970049630A (ko) * 1995-12-30 1997-07-29 김광호 외부장치 억세스방법

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3904244B2 (ja) * 1993-09-17 2007-04-11 株式会社ルネサステクノロジ シングル・チップ・データ処理装置
JPH07250085A (ja) * 1994-03-10 1995-09-26 Fujitsu Ltd データ通信装置におけるバスの負荷分散方法及びデータ通信装置用バス切替制御装置
JPH086918A (ja) * 1994-06-15 1996-01-12 Nec Corp マイクロコンピュータ
US6735683B2 (en) 1994-09-14 2004-05-11 Hitachi, Ltd. Single-chip microcomputer with hierarchical internal bus structure having data and address signal lines coupling CPU with other processing elements
US5822550A (en) * 1994-12-22 1998-10-13 Texas Instruments Incorporated Split data path fast at-bus on chip circuits systems and methods
US5740386A (en) * 1995-05-24 1998-04-14 Dell Usa, L.P. Adaptive expansion bus
JP2976850B2 (ja) * 1995-07-13 1999-11-10 日本電気株式会社 データ処理装置
US5717891A (en) * 1995-10-12 1998-02-10 Analog Devices, Inc. Digital signal processor with caching of instructions that produce a memory conflict
US5784639A (en) * 1995-12-29 1998-07-21 Intel Corporation Load buffer integrated dynamic decoding logic
US5862408A (en) * 1996-05-13 1999-01-19 Advanced Micro Devices, Inc. Microprocessor system having multiplexor disposed in first and second read paths between memory CPU and DMA for selecting data from either read path
US5887144A (en) * 1996-11-20 1999-03-23 International Business Machines Corp. Method and system for increasing the load and expansion capabilities of a bus through the use of in-line switches
US6061754A (en) * 1997-06-25 2000-05-09 Compaq Computer Corporation Data bus having switch for selectively connecting and disconnecting devices to or from the bus
US6338110B1 (en) * 1997-11-14 2002-01-08 Sun Microsystems, Inc. Partitioning of storage channels using programmable switches
JPH11203161A (ja) * 1998-01-07 1999-07-30 Mitsubishi Electric Corp マイクロコンピュータ
US6618777B1 (en) * 1999-01-21 2003-09-09 Analog Devices, Inc. Method and apparatus for communicating between multiple functional units in a computer environment
US7197589B1 (en) * 1999-05-21 2007-03-27 Silicon Graphics, Inc. System and method for providing access to a bus
JP2001318879A (ja) * 2000-05-11 2001-11-16 Fuji Photo Film Co Ltd 集積回路およびその制御方法
JP2002041452A (ja) * 2000-07-27 2002-02-08 Hitachi Ltd マイクロプロセッサ、半導体モジュール及びデータ処理システム
US8156313B2 (en) * 2007-09-22 2012-04-10 Navosha Corporation Chained operation of functional units in integrated circuit by writing DONE/complete value and by reading as GO/start value from same memory location

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2021823B (en) * 1978-05-30 1983-04-27 Intel Corp Data transfer system
CH651951A5 (de) * 1980-10-20 1985-10-15 Inventio Ag Einrichtung zur steuerung des zugriffes von prozessoren auf eine datenleitung.
US4445193A (en) * 1981-06-16 1984-04-24 International Business Machines Corporation Bisynchronous host/terminal communication system with non-clock-generating modem & PLL generated clock signal
US4439839A (en) * 1981-08-24 1984-03-27 International Telephone And Telegraph Corporation Dynamically programmable processing element
US5179734A (en) * 1984-03-02 1993-01-12 Texas Instruments Incorporated Threaded interpretive data processor
US4639910A (en) * 1984-12-14 1987-01-27 Itt Corporation Apparatus for establishing communication paths
US5247689A (en) * 1985-02-25 1993-09-21 Ewert Alfred P Parallel digital processor including lateral transfer buses with interrupt switches to form bus interconnection segments
US4787082A (en) * 1986-07-24 1988-11-22 American Telephone And Telegraph Company, At&T Bell Laboratories Data flow control arrangement for local area network
JPS63240632A (ja) * 1987-03-27 1988-10-06 Nec Corp 情報処理装置
EP0346917A3 (en) * 1988-06-17 1990-11-07 Modular Computer Systems Inc. Bus stealing method for concurrent cpu and i/o processing
US5056000A (en) * 1988-06-21 1991-10-08 International Parallel Machines, Inc. Synchronized parallel processing with shared memory
JP2685245B2 (ja) * 1988-10-05 1997-12-03 株式会社東芝 プログラマブルコントローラ
JP2679363B2 (ja) * 1989-06-20 1997-11-19 日本電気株式会社 マイクロプロセッサ
DE4022365C2 (de) * 1989-07-20 2000-02-24 Nippon Telegraph & Telephone Datenübertragungssystem
US5212631A (en) * 1990-08-31 1993-05-18 Allen-Bradley Company, Inc. Programmable controller processor module having multiple program instruction execution sections

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR970049630A (ko) * 1995-12-30 1997-07-29 김광호 외부장치 억세스방법

Also Published As

Publication number Publication date
EP0588607A1 (en) 1994-03-23
DE69327374T2 (de) 2000-05-11
KR970006644B1 (ko) 1997-04-29
JP3226055B2 (ja) 2001-11-05
TW224524B (ko) 1994-06-01
JPH0696008A (ja) 1994-04-08
US5481679A (en) 1996-01-02
DE69327374D1 (de) 2000-01-27
EP0588607B1 (en) 1999-12-22

Similar Documents

Publication Publication Date Title
KR940007669A (ko) 버스의 데이터전송처리능력(Data throughput)을 향상시키는 버스제어장치
JP3920395B2 (ja) アドレス変換制御回路及びアドレス変換方法
KR950008226B1 (ko) 버스트 전송 모드를 갖는 버스 마스터
US6931462B2 (en) Memory controller which increases bus bandwidth, data transmission method using the same, and computer system having the same
EP0026648B1 (en) Digital data transfer apparatus
US5829035A (en) System and method for preventing stale data in multiple processor computer systems
US5311510A (en) Data storing system for a communication control circuit
US5895496A (en) System for an method of efficiently controlling memory accesses in a multiprocessor computer system
US6138188A (en) Buffer management device and method for improving buffer usage and access performance in data processing system
US20090235003A1 (en) Memory control device and memory control method
US20110145491A1 (en) Method for controlling access to regions of a memory from a plurality of processes and a communication module having a message memory for implementing the method
US20010007114A1 (en) Control apparatus and control method
US20140136796A1 (en) Arithmetic processing device and method for controlling the same
USRE38514E1 (en) System for and method of efficiently controlling memory accesses in a multiprocessor computer system
JPS61165170A (ja) バス制御方式
US8099533B2 (en) Controller and a method for controlling the communication between a processor and external peripheral device
JP2005107873A (ja) 半導体集積回路
KR100196522B1 (ko) 고속 및 고집적 마이크로프로세서를 위한 캐쉬 메모리 장치
KR100728870B1 (ko) 듀얼 포트 램 및 상기 듀얼 포트 램을 이용한 무손실데이터 전송 방법
JP4480678B2 (ja) 半導体集積回路装置
KR100379293B1 (ko) 프로세서 사이의 통신 인터페이스와 반도체 집적 회로 장치
KR100294639B1 (ko) 다중억세스캐쉬장치
CN1610895A (zh) 一种用于把外部存储器访问转换成处理核心中局部存储器访问的方法和设备
KR100214302B1 (ko) 디. 에스.피용 디.엠.에이의 고속 데이타 처리방법
JPH0351943A (ja) 高速バスと低速バスのバスライン共用化方式

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130819

Year of fee payment: 17

EXPY Expiration of term