KR100728870B1 - 듀얼 포트 램 및 상기 듀얼 포트 램을 이용한 무손실데이터 전송 방법 - Google Patents

Abstract

본 발명은 듀얼포트램 및 상기 듀얼포트램을 이용한 무손실 데이터 전송 방법에 관한 것이다. 상기 듀얼포트램은, 데이터가 저장되는 데이터 영역과, 제1 플래그 및 제2 플래그가 저장되는 플래그 영역을 구비한다. 만약 상기 제1 플래그와 상기 제2 플래그가 동일한 경우에는 외부의 제1 마이크로 프로세서에 의해 상기 데이터 영역에 소정의 데이터가 저장된 후 상기 제1 플래그를 변경하여 상기 제2 플래그와는 서로 다른 값으로 설정되도록 하며, 만약 상기 제1 플래그와 상기 제2 플래그가 동일하지 않는 경우에는 외부의 제2 마이크로 프로세서에 의해 상기 데이터 영역에 저장된 데이터가 판독된 후 상기 제2 플래그를 변경하여 상기 제1 플래그와 상기 제2 플래그들이 서로 동일한 값으로 설정되도록 한다.

본 발명에 의하여, DPRAM이나 마이크로 프로세서의 하드웨어적인 구조의 변경없이, 마이크로 프로세서의 소프트웨어의 변경만으로 DPRAM을 사용할 수 있게 된다.

DPRAM, 마이크로 프로세서

Description

듀얼 포트 램 및 상기 듀얼 포트 램을 이용한 무손실 데이터 전송 방법{DUAL PORT RAM AND METHOD OF LOSSLESSLY TRANSMITTING DATA USING THE DUAL PORT RAM}

도 1은 본 발명의 바람직한 실시예에 따른 DPRAM 및 상기 DPRAM으로 데이터를 저장하는 제1 마이크로 프로세서 및 상기 DPRAM으로부터 데이터를 판독하는 제2 마이크로 프로세서의 전체적인 구성을 개략적으로 도시한 블록도이다.

도 2는 본 발명의 바람직한 실시예에 따라 DPRAM의 데이터 영역에 데이터를 저장하는 제1 마이크로 프로세서의 동작을 순차적으로 설명하는 흐름도이다.

도 3은 본 발명의 바람직한 실시예에 따라 DPRAM의 데이터 영역에 저장된 데이터를 판독하는 제2 마이크로 프로세서의 동작을 순차적으로 설명하는 흐름도이다.

도 4는 본 발명의 바람직한 실시예에 따른 데이터 전송 방법에 있어서, 제1 플래그 및 제2 플래그가 1 비트만을 이용하여 상태를 변화시키는 것을 설명하는 도면이다.

<도면의 주요 부분에 대한 부호의 설명>

10 : DPRAM

20 : 제1 마이크로 프로세서

30 : 제2 마이크로 프로세서

100 : 데이터 영역

110 : 제1 플래그

120 : 제2 플래그

130 : 플래그 영역

본 발명은 듀얼포트램 및 상기 듀얼포트램을 이용한 데이터 전송방법에 관한 것으로서, 더욱 구체적으로는 마이크로 프로세서의 하드웨어적인 구조의 변경없이 단지 소프트웨어만으로서 상기 듀얼포트램으로 데이터를 저장하거나 판독할 수 있도록 하는 듀얼 포트램 및 상기 듀얼포트램을 이용하여 두 개의 마이크로 프로세서간의 데이터 전송 방법에 관한 것이다.

듀얼포트램(Dual Port RAM;이하 'DPRAM'이라 한다)이란 두 개의 주소 라인을 구비하여 두 개의 마이크로 프로세서가 동시에 접근할 수 있는 RAM이다. 전술한 DPRAM은 BUSY라인을 구동하는 것을 제외하면 마이크로프로세서에게는 일반 RAM에 접근하는 것과 동일하며, 이러한 DPRAM은 두 개의 프로세서가 강결합(tightly coupled)되어 있는 환경에 적합하다.

전술한 바와 같은 DPRAM을 이용하여 두 개의 마이크로 프로세서 간에 데이터를 전송하기 위하여, 상기 프로세서들은 하드웨어적으로 버스 wait 신호를 처리할 수 있어야 하거나, 상기 프로세서들이 DPRAM으로부터의 인터럽트 신호를 처리할 수 있어야 한다.

하지만, 상기 프로세서들은 버스 wait 신호를 지원하지 않는 경우도 많으며, 시간적으로 정밀한 제어를 필요로 하는 시스템에 적용되어 인터럽트 신호를 처리할 수 없는 경우도 종종 발생한다. 이와 같은 경우, 두 프로세서들간의 데이터 전송은 오로지 소프트웨어만으로 충돌을 회피하도록 구현하여야 된다.

이에 본 출원인은, DPRAM을 이용한 두 프로세서간의 데이터 전송 방식을 소프트웨어적으로만 구현하는 방안을 제안하고자 한다.

전술한 문제점을 해결하기 위한 본 발명의 목적은 마이크로 프로세서의 하드웨어적인 구조적인 변경없이 그리고 인터럽트의 신호 처리없이, DPRAM을 이용하여 두 개의 마이크로 프로세서간에 데이터를 전송하는 방법을 제공하는 것이다.

본 발명의 다른 목적은 전술한 데이터 전송 방법을 적용시킬 수 있는 DPRAM을 제공하는 것이다.

전술한 기술적 과제를 달성하기 위한 본 발명의 특징에 따른 듀얼포트램은, 데이터가 저장되는 데이터 영역과, 제1 플래그 및 제2 플래그가 저장되는 플래그 영역을 구비하고,

만약 상기 제1 플래그와 상기 제2 플래그가 동일한 경우에는 외부의 제1 마이크로 프로세서에 의해 상기 데이터 영역에 소정의 데이터가 저장된 후 상기 제1 플래그를 변경시켜, 상기 제1 플래그와 상기 제2 플래그들이 서로 다른 값으로 설 정되도록 하며,

만약 상기 제1 플래그와 상기 제2 플래그가 동일하지 않는 경우에는 외부의 제2 마이크로 프로세서에 의해 상기 데이터 영역에 저장된 데이터가 판독된 후 상기 제2 플래그를 변경시켜 상기 제1 플래그와 상기 제2 플래그들이 서로 동일한 값으로 설정되도록 한다.

전술한 특징을 갖는 듀얼포트램의 상기 제1 플래그 및 상기 제2 플래그는 상기 제1 및 제1 마이크로 프로세서에 의해 모두 판독할 수 있으나, 상기 제1 플래그는 상기 제1 마이크로 프로세서에 의해서만 수정되며, 상기 제2 플래그는 상기 제2 마이크로 프로세서에 의해서만 수정되는 것이 바람직하다.

본 발명의 다른 특징에 따른 듀얼포트램을 이용하여 두 개의 제1 및 제2 마이크로 프로세서간의 데이터 전송 방법은, 데이터 영역, 제1 플래그, 제2 플래그를 구비하는 듀얼포트램에 접속하는 제1 및 제2 마이크로 프로세서가 상기 듀얼포트램을 이용하여 데이터를 전송하는 방법에 관한 것으로서,

(a) 상기 제1 및 제2 마이크로 프로세서가 상기 듀얼포트램의 제1 플래그 및 제2 플래그를 판독하는 단계와,

(b) 상기 제1 및 제2 마이크로 프로세서가 상기 제1 플래그와 상기 제2 플래그를 비교하는 단계와,

(c) 만약 상기 제1 플래그와 상기 제2 플래그가 동일한 경우, 상기 제1 마이크로 프로세서는 상기 데이터 영역에 소정의 데이터를 저장하고, 상기 제1 플래그를 변경시켜, 상기 제1 플래그와 상기 제2 플래그가 서로 다른 값으로 설정되도록 하는 단계, 및

(d) 만약 상기 제1 플래그와 상기 제2 플래그가 동일하지 않는 경우, 상기 제2 마이크로 프로세서는 상기 데이터 영역에 저장된 데이터를 판독하고, 상기 제2 플래그를 변경시켜 상기 제1 플래그와 상기 제2 플래그가 서로 동일한 값으로 설정되도록 하는 단계를 구비한다.

전술한 특징을 갖는 듀얼포트램을 이용한 데이터 전송 방법은, 상기 (c) 단계에서 상기 제1 마이크로 프로세서는 상기 제2 플래그는 변경하지 않고, 상기 제1 플래그를 상기 제2 플래그와 다른 값으로 설정하며,

상기 (d) 단계에서 상기 제2 마이크로 프로세서는 상기 제1 플래그는 변경하지 않고, 상기 제2 플래그를 상기 제1 플래그와 동일한 값으로 설정하는 것이 바람직하다.

이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예에 따른 DPRAM 및 상기 DPRAM을 이용한 마이크로 프로세서의 데이터 전송 방법을 구체적으로 설명한다. 본 발명에 따른 데이터 전송 방법은 제1 마이크로 프로세서가 제2 마이크로 프로세서에게 요청 및 응답(Request & Response) 방식으로 데이터를 전송하는 것으로서, 상기 요청 및 응답 방식은 제1 마이크로 프로세서가 전송할 데이터를 상기 DPRAM에 저장한 후, 제2 마이크로 프로세서가 DPRAM에 저장된 데이터를 읽어간 뒤에, 다시 제1 마이크로 프로세거가 DPRAM으로 데이터를 저장시킬 수 있도록 하는 방법이다.

도 1에 도시된 바와 같이, 본 발명의 바람직한 실시예에 따른 DPRAM(10)은 외부의 제1 및 제2 마이크로 프로세서에 의해 접속되며, 상기 제1 마이크로 프로세서(20)는 상기 DPRAM에 임의의 데이터를 저장시키며, 상기 제2 마이크로 프로세서(30)는 상기 DPRAM에 저장된 데이터를 판독하게 된다.

한편, 본 발명의 바람직한 실시예에 따른 DPRAM(10)은, 데이터가 저장되는 데이터 영역(100), 및 제1 플래그(110) 및 제2 플래그(120)가 저장되는 플래그 영역(130)을 구비한다.

만약 상기 DPRAM(10)의 상기 제1 플래그와 상기 제2 플래그가 동일한 경우에는 외부의 제1 마이크로 프로세서(20)에 의해 상기 데이터 영역에 임의의 데이터가 저장된 후 상기 제1 플래그와 상기 제2 플래그는 서로 다른 값으로 설정된다. 이때, 상기 제2 플래그는 변경되지 않으며, 상기 제1 플래그는 상기 제2 플래그와 다른 값으로 수정된다.

만약 상기 DPRAM(10)의 상기 제1 플래그와 상기 제2 플래그가 동일하지 않는 경우에는 외부의 제2 마이크로 프로세서(30)에 의해 상기 데이터 영역에 저장된 데이터가 판독된 후 상기 제1 플래그(110)와 상기 제2 플래그(120)는 서로 동일한 값으로 설정된다. 이때, 상기 제1 플래그는 변경되지 않으며, 상기 제2 플래그는 상기 제1 플래그와 동일한 값으로 수정된다. 본 발명의 바람직한 실시예에 따른 제1 플래그 및 제2 플래그는 1 비트만 변화하도록 선정되어야 하며, 상기 제1 플래그와 제2 플래그는 '0' 또는 '1'의 값을 갖는다. 만약, 제1 플래그와 제2 플래그가 2 비트로 선정되는 경우, 도 4에 도시된 바와 같이, 동시에 쓰고 읽는 순간에 정상적인 데이터를 읽어 올 수 없는 경우가 발생하게 된다. 따라서, 본 발명의 바람직한 실 시예에 따른 방법에서는 제1 플래그 및 제2 플레그가 단지 두 가지 상태만 가지고 1 비트만 변화되도록 선정한다.

따라서, 상기 DPRAM의 제1 플래그와 제2 플래그는 제1 및 제2 마이크로 프로세서가 모두 판독할 수는 있으나, 상기 제1 플래그는 데이터 영역에 임의의 데이터를 저장하는 제1 마이크로 프로세서에 의해서만 수정될 수 있으며, 상기 제2 플래그는 데이터 영역으로부터 데이터를 판독하는 제2 마이크로 프로세서에 의해서만 수정될 수 있다.

이하, 도 2를 참조하여 본 발명의 바람직한 실시예에 따라 제1 마이크로 프로세서가 상기 DPRAM에 임의의 데이터를 저장시키는 과정을 설명한다. 도 2는 제1 마이크로 프로세서가 상기 DPRAM에 임의의 데이터를 저장시키는 과정을 순차적으로 설명하는 흐름도이다.

도 2에 도시된 바와 같이, 상기 제1 마이크로 프로세서는 상기 DPRAM의 제1 플래그와 제2 플래그를 판독한 후(단계 200), 제1 플래그와 제2 플래그를 비교한다(단계 210). 만약 상기 제1 플래그와 상기 제2 플래그가 동일하면, 임의의 데이터를 상기 DPRAM의 데이터 영역에 저장시킨 후(단계 220), 상기 제1 플래그를 상기 제2 플래그와 다른 값으로 변경시킨다(단계 230).

만약 단계 210에서 상기 제1 플래그와 상기 제2 플래그가 동일하지 않으면, 상기 DPRAM에 데이터를 저장시키지 않는다.

이하, 도 3을 참조하여 본 발명의 바람직한 실시예에 따라 제2 마이크로 프로세서가 상기 DPRAM으로부터 저장된 데이터를 판독하는 과정을 설명한다. 도 3은 제2 마이크로 프로세서가 상기 DPRAM에 저장된 데이터를 판독하는 과정을 순차적으로 설명하는 흐름도이다.

도 3에 도시된 바와 같이, 상기 제2 마이크로 프로세서는 상기 DPRAM의 제1 플래그와 제2 플래그를 판독한 후(단계 300), 제1 플래그와 제2 플래그를 비교한다(단계 310). 만약 상기 제1 플래그와 상기 제2 플래그가 동일하지 않으면, 상기 DPRAM의 데이터 영역으로부터 소정의 데이터를 판독한 후(단계 320), 상기 제2 플래그를 상기 제1 플래그와 동일한 값으로 변경시킨다(단계 330).

만약 단계 310에서 상기 제1 플래그와 상기 제2 플래그가 동일하면, 상기 DPRAM으로부터 데이터를 판독하지 않는다.

본 발명에 따른 DPRAM을 이용한 데이터 전송 방법은, 도 2의 전술한 과정을 통해 제1 마이크로 프로세서가 전송할 데이터를 상기 DPRAM의 데이터 영역에 저장한 후, 도 3의 전술한 과정을 통해 제2 마이크로 프로세서가 상기 DPRAM에 저장된 데이터를 판독함으로써, 데이터가 제1 마이크로 프로세서로부터 제2 마이크로 프로세서로 전송될 수 있게 된다. 그리고, 제1 마이크로 프로세서는 상기 제2 마이크로 프로세서가 저장된 데이터를 판독한 후에 다시 새로운 데이터를 DPRAM을 저장할 수 있게 된다.

이상에서 본 발명에 대하여 그 바람직한 실시예를 중심으로 설명하였으나, 이는 단지 예시일 뿐 본 발명을 한정하는 것이 아니며, 본 발명이 속하는 분야의 통상의 지식을 가진 자라면 본 발명의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 그리 고, 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 규정하는 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.

본 발명에 의하여, DPRAM이나 마이크로 프로세서에 대한 하드웨어적인 구조의 변경없이 단지 소프트웨어만을 이용하여, 마이크로 프로세서들이 DPRAM에 접속하여 데이터를 저장하고 판독할 수 있게 된다. 그 결과, 두 개의 마이크로 프로세서는 소프트웨어만으로 DPRAM을 이용하여 데이터를 전송할 수 있게 된다.

Claims (6)

1. 데이터가 저장되는 데이터 영역;

   제1 플래그 및 제2 플래그가 저장되는 플래그 영역;

   을 구비하고, 만약 상기 제1 플래그와 상기 제2 플래그가 동일한 경우에는 외부의 제1 마이크로 프로세서에 의해 상기 데이터 영역에 소정의 데이터가 저장된 후 상기 제1 플래그와 상기 제2 플래그는 서로 다른 값으로 설정되며,

   만약 상기 제1 플래그와 상기 제2 플래그가 동일하지 않는 경우에는 외부의 제2 마이크로 프로세서에 의해 상기 데이터 영역에 저장된 데이터가 판독된 후 상기 제1 플래그와 상기 제2 플래그는 서로 동일한 값으로 설정되며,

   상기 제1 플래그 및 상기 제2 플래그는 각각 1 비트만으로 구성되며, 상기 제1 및 제1 마이크로 프로세서에 의해 모두 판독할 수 있으나, 상기 제1 플래그는 상기 제1 마이크로 프로세서에 의해서만 수정되며, 상기 제2 플래그는 상기 제2 마이크로 프로세서에 의해서만 수정되는 것을 특징으로 하는 듀얼포트램.
2. 삭제
3. 데이터 영역, 제1 플래그, 제2 플래그를 구비하는 듀얼포트램에 접속하는 제1 및 제2 마이크로 프로세서가 상기 듀얼포트램을 이용하여 데이터를 전송하는 방법은,

   (a) 상기 제1 및 제2 마이크로 프로세서가 상기 듀얼포트램의 제1 플래그 및 제2 플래그를 판독하는 단계;

   (b) 상기 제1 및 제2 마이크로 프로세서가 상기 제1 플래그와 상기 제2 플래그를 비교하는 단계;

   (c) 만약 상기 제1 플래그와 상기 제2 플래그가 동일한 경우, 상기 제1 마이크로 프로세서는 상기 데이터 영역에 소정의 데이터를 저장하고, 상기 제1 플래그와 상기 제2 플래그를 서로 다른 값으로 설정하는 단계; 및

   (d) 만약 상기 제1 플래그와 상기 제2 플래그가 동일하지 않는 경우, 상기 제2 마이크로 프로세서는 상기 데이터 영역에 저장된 데이터를 판독하고, 상기 제1 플래그와 상기 제2 플래그를 서로 동일한 값으로 설정하는 단계;

   를 구비하고, 상기 (c) 단계에서 상기 제1 마이크로 프로세서는 상기 제2 플래그는 변경하지 않고, 상기 제1 플래그를 상기 제2 플래그와 다른 값으로 설정하는 것을 특징으로 하며,

   상기 (d) 단계에서 상기 제2 마이크로 프로세서는 상기 제1 플래그는 변경하지 않고, 상기 제2 플래그를 상기 제1 플래그와 동일한 값으로 설정하는 것을 특징으로 하며,

   상기 제1 플래그 및 제2 플래그는 각각 1비트만 변화되어 두 가지 상태를 나타내는 것을 특징으로 하는 듀얼 포트램을 이용한 데이터 전송 방법.
4. 삭제
5. 삭제
6. 삭제

Images