KR940003091A - 박막 전계 트랜지스터의 제조방법 - Google Patents
박막 전계 트랜지스터의 제조방법 Download PDFInfo
- Publication number
- KR940003091A KR940003091A KR1019920012963A KR920012963A KR940003091A KR 940003091 A KR940003091 A KR 940003091A KR 1019920012963 A KR1019920012963 A KR 1019920012963A KR 920012963 A KR920012963 A KR 920012963A KR 940003091 A KR940003091 A KR 940003091A
- Authority
- KR
- South Korea
- Prior art keywords
- ion implantation
- channel
- source
- drain
- thin film
- Prior art date
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 5
- 238000004519 manufacturing process Methods 0.000 title claims abstract 4
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 10
- 239000010703 silicon Substances 0.000 claims abstract description 10
- 238000005468 ion implantation Methods 0.000 claims abstract description 9
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 8
- 238000000034 method Methods 0.000 claims abstract description 4
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 2
- 238000000137 annealing Methods 0.000 claims description 2
- 238000000151 deposition Methods 0.000 claims description 2
- 239000010408 film Substances 0.000 claims 3
- 238000010030 laminating Methods 0.000 claims 1
- 239000000758 substrate Substances 0.000 claims 1
- 239000013078 crystal Substances 0.000 abstract description 2
- -1 silicon ion Chemical class 0.000 abstract 2
- 238000007796 conventional method Methods 0.000 abstract 1
- 239000007943 implant Substances 0.000 abstract 1
- 150000002500 ions Chemical class 0.000 abstract 1
- 238000001953 recrystallisation Methods 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 2
- 230000008021 deposition Effects 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Thin Film Transistor (AREA)
Abstract
본 발명은 박막전계 트랜지스터의 제조방법에 관한 것으로서, 그 목적은 실리콘(5)상에 소오스/드레인 이온주입 마스크(6)를 적용하여 이온주입을 차동적으로 행하는데 있다.
종래의 박막전계 트랜지스터의 제조방법에서는 채널에 실리콘이온주입을 할때 마스크 없이 행하기 때문에 결정성장이 무작위적, 동시 다발적으로 일어나 전기적으로 중요한 부위도 결정립계가 일반영역과 비슷하여 트랜지스터의 작동효과가 약하였다. 이런단점을 개선하기 위해 본 발명에서는 증착된 채널에 전체적으로 1차 실리콘 이온을 주입한후에, 소오스/드레인 이온주입 마스크(6)를 설치한 후 2차 실리콘 이온주입을 행하여, 재결정화가 채널영역에서 소오스/드레인 방향으로 일어나도록 하였다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제 1 도는 본 발명에 따른 채널 증착후의 박막 전계 트랜지스터의 단면도.
제 2 도는 제 1 도의 채널상에 1차 실리콘 이온주입 공정도.
제 3 도는 제 1 도의 채널상에 소오스/드레인 마스크설치후 2차 실리콘주입 공정도.
제 4 도는 어닐링 처리후의 결정성장 방향을 나타낸 도면.
제 5 도는 실리콘 이온주입 마스크로서 사용되는 SiO2층의 단면도.
Claims (2)
- (가) 실리콘 기판(1), 절연막(2), 게이트(3), 게이트 절연층(4), 채널 및 소오스/드레인을 형성하기 위한 층을 순서적으로 적층시키는 단계와, (나) 상기 채널 및 소오스/드레인을 형성하기 위한 층에 실리콘 이온주입을 행하는 단계와, (다) 상기 채널을 형성하기 위한 층상에 소오스/드레인 이온주입 마스크(6) 설치후에 2차로 실리콘 이온주입을 행한 후, 상기 마스크(6)을 제거시키는 단계와, (라) 어닐링하여 채널과 소오스/드레인(7) 영역을 형성하는 단계를 포함하는 것을 특징으로 하는 박막 전계 트랜지스터의 제조방법.
- 제 1항에 있어서, 상기 (다)단계에서의 2차 이온주입량은 (나)단계의 1차 이온주입량 보다 많게 하고, 상기 (나)단계를 실행하기 전에 상기 채널이 형성될 층위에 SiO2막(9)을 증착시켜서, 이 Sio2막(9)을 마스크로 사용하는 것을 특징으로 하는 박막 전계 트랜지스터의 제조방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019920012963A KR950002203B1 (ko) | 1992-07-21 | 1992-07-21 | 박막 전계 트랜지스터의 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019920012963A KR950002203B1 (ko) | 1992-07-21 | 1992-07-21 | 박막 전계 트랜지스터의 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR940003091A true KR940003091A (ko) | 1994-02-19 |
| KR950002203B1 KR950002203B1 (ko) | 1995-03-14 |
Family
ID=19336684
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019920012963A KR950002203B1 (ko) | 1992-07-21 | 1992-07-21 | 박막 전계 트랜지스터의 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR950002203B1 (ko) |
-
1992
- 1992-07-21 KR KR1019920012963A patent/KR950002203B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR950002203B1 (ko) | 1995-03-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR940003091A (ko) | 박막 전계 트랜지스터의 제조방법 | |
| KR940022874A (ko) | 박막트랜지스터 제조방법 | |
| KR970053902A (ko) | 공정시간 단축형 반도체 제조방법 | |
| KR960026973A (ko) | 박막트랜지스터 제조방법 | |
| KR940001450A (ko) | 전계효과 트랜지스터의 게이트 제조방법 | |
| KR940010308A (ko) | 박막 트랜지스터 및 그 제조 방법 | |
| KR950009914A (ko) | 반도체 소자의 소오스/드레인 접합부 형성방법 | |
| KR970003682A (ko) | 저도핑 드레인 구조의 모스 트랜지스터 제조 방법 | |
| KR940016927A (ko) | 트렌치(Trench) 구조를 이용한 수직 채널을 갖는 모스트랜지스터(MOS-FET) 제조방법 | |
| KR960009015A (ko) | 반도체 소자의 게이트 전극 형성방법 | |
| JPS6097662A (ja) | 半導体装置の製造方法 | |
| KR100438666B1 (ko) | 전계효과트랜지스터제조방법 | |
| KR910001902A (ko) | Mos 트랜지스터에서 게이트 전극막의 경량 도우프 드레인 소오스 형성 방법 | |
| KR940010381A (ko) | 반도체 장치의 제조방법 | |
| KR940016894A (ko) | 박막트랜지스터 제조방법 | |
| KR970030900A (ko) | 박막트랜지스터 제조방법 | |
| KR960036142A (ko) | 박막트랜지스터 구조 및 제조방법 | |
| KR950002056A (ko) | 모스(mos)트랜지스터 제조방법 | |
| KR940010311A (ko) | 박막트랜지스터의 특성 및 균일성 개선 방법 | |
| KR940016924A (ko) | 고속소자용 트랜지스터 제조방법 | |
| KR910017684A (ko) | 메모리 셀 커패시터 제조방법 | |
| KR940016743A (ko) | 박막 트랜지스터 제조방법 | |
| KR970013121A (ko) | 박막 트랜지스터 제조 방법 | |
| KR940008126A (ko) | 모스(mos) 트랜지스터의 게이트 제조방법 | |
| KR950010125A (ko) | 반도체 소자의 소오스/드레인 접합부 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| G160 | Decision to publish patent application | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20090223 Year of fee payment: 15 |
|
| LAPS | Lapse due to unpaid annual fee |