KR970030900A - 박막트랜지스터 제조방법 - Google Patents
박막트랜지스터 제조방법 Download PDFInfo
- Publication number
- KR970030900A KR970030900A KR1019950039244A KR19950039244A KR970030900A KR 970030900 A KR970030900 A KR 970030900A KR 1019950039244 A KR1019950039244 A KR 1019950039244A KR 19950039244 A KR19950039244 A KR 19950039244A KR 970030900 A KR970030900 A KR 970030900A
- Authority
- KR
- South Korea
- Prior art keywords
- film
- forming
- cvd
- sio
- film transistor
- Prior art date
Links
Abstract
본 발명은 박막트랜지스터의 제조방법에 관한 것으로, 폴리실리콘 박막트랜지스터에 있어서의 문턱전압의 불안 정성을 감소시킬 수 있는 어닐링방법에 관한 것이다.
본 발명은 기판상에 게이트전극을 형성하는 단계와, 상기 게이트전극이 형성된 기판 전면에 게이트절연막을 형성하는 단계, 상기 게이트절연막상에 폴리실리콘층을 형성하는 단계, 상기 폴리실리콘층상에 CVD-SiO2를 얇게 증착하는 단계, 상기 폴리실리콘층에 선택적으로 이온주입을 실시하여 소정영역에 소오스 및 드레인을 형성하는 단계, 상기 CVD-SiO2막위에 다시 CVD-SiO2를 증착하는 단계, 상기 CVD-SiO2막위에 Si3N4막을 형성하는 단계, 상기 Si3N4막위에 BPSG막을 형성하는 단계 및 고온에서 H2를 사용하여 어닐링하는 단계를 포함하여 이루어지는 박막트랜지스터의 제조방법을 제공한다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 본 발명에 의한 박막트랜지스터 제조방법을 도시한 공정순서도.
Claims (2)
- 기판상에 게이트전극을 형성하는 단계와, 상기 게이트전극이 형성된 기판 전면에 게이트절연막을 형성하는 단계, 상기 게이트절연막상에 폴리실리콘층을 형성하는 단계, 상기 폴리실리콘층상에 CVD-SiO2를 얇게 증착하는 단계, 상기 폴리실리콘층에 선택적으로 이온주입을 실시하여 소정영역에 소오스 및 드레인을 형성하는 단계, 상기 CVD-SiO2막위에 다시 CVD-SiO2를 증착하는 단계, 상기 CVD-SiO2막위에 Si3N4막을 형성하는 단계, 상기 Si3N4막위에 BPSG막을 형성하는 단계 및 고온에서 H2를 사용하여 어닐링하는 단계를 포함하는 것을 특징으로 하는 박막트랜지스터의 제조방법.
- 제1항에 있어서, 상기 어닐링은 약 850℃정도의 온도에서 30분정도 행하는 것을 특징으로 하는 박막트랜지스터 제조방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950039244A KR970030900A (ko) | 1995-11-01 | 1995-11-01 | 박막트랜지스터 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950039244A KR970030900A (ko) | 1995-11-01 | 1995-11-01 | 박막트랜지스터 제조방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR970030900A true KR970030900A (ko) | 1997-06-26 |
Family
ID=66586913
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019950039244A KR970030900A (ko) | 1995-11-01 | 1995-11-01 | 박막트랜지스터 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR970030900A (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100345076B1 (ko) * | 1999-12-23 | 2002-07-20 | 주식회사 하이닉스반도체 | 에스램의 풀업 소자용 박막 트랜지스터의 형성방법 |
-
1995
- 1995-11-01 KR KR1019950039244A patent/KR970030900A/ko not_active Application Discontinuation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100345076B1 (ko) * | 1999-12-23 | 2002-07-20 | 주식회사 하이닉스반도체 | 에스램의 풀업 소자용 박막 트랜지스터의 형성방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR970030900A (ko) | 박막트랜지스터 제조방법 | |
| KR970053902A (ko) | 공정시간 단축형 반도체 제조방법 | |
| KR960035923A (ko) | 반도체 소자의 제조방법 | |
| KR970003447A (ko) | 모스 트랜지스터의 소스/드레인 영역의 어닐링 방법 | |
| KR970030927A (ko) | 박막 트랜지스터의 제조 방법 | |
| KR970003682A (ko) | 저도핑 드레인 구조의 모스 트랜지스터 제조 방법 | |
| KR910005441A (ko) | 실리사이드를 사용한 매설 접촉 형성방법 | |
| KR970054171A (ko) | 액세스(Access) 트랜지스터에 대한 드라이브(Driver) 트랜지스터의 셀 비율 증대 방법 | |
| KR950002056A (ko) | 모스(mos)트랜지스터 제조방법 | |
| KR970052835A (ko) | 코발트 실리사이드막을 이용한 트랜지스터 형성방법 | |
| KR940012659A (ko) | 보텀(Bottom) 게이트 트랜지스터 제조방법 | |
| KR960005894A (ko) | 박막트랜지스터 제조 방법 | |
| KR920007181A (ko) | 앤-모스 ldd트랜지스터의 제조방법 | |
| KR950002079A (ko) | 트랜지스터 제조방법 | |
| KR960035846A (ko) | 실리사이드를 이용한 접합 형성방법 | |
| KR920001656A (ko) | 모스 박막 트랜지스터 제조방법 | |
| KR960039218A (ko) | 반도체소자 제조방법 | |
| KR930020686A (ko) | 프리채널 mosfet 및 그 제조방법 | |
| KR970023879A (ko) | 박막트랜지스터 제조방법 | |
| KR960042981A (ko) | 반도체소자의 트랜지스터 형성방법 | |
| KR960036142A (ko) | 박막트랜지스터 구조 및 제조방법 | |
| KR970053077A (ko) | 반도체 소자 제조 방법 | |
| KR940016891A (ko) | 트랜지스터 및 이의 제조방법 | |
| KR960002701A (ko) | 박막 트랜지스터 제조방법 | |
| KR970053040A (ko) | Cmos 트랜지스터의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Withdrawal due to no request for examination |