KR940000745B1 - 와이어 본딩방법 - Google Patents

와이어 본딩방법 Download PDF

Info

Publication number
KR940000745B1
KR940000745B1 KR1019900019248A KR900019248A KR940000745B1 KR 940000745 B1 KR940000745 B1 KR 940000745B1 KR 1019900019248 A KR1019900019248 A KR 1019900019248A KR 900019248 A KR900019248 A KR 900019248A KR 940000745 B1 KR940000745 B1 KR 940000745B1
Authority
KR
South Korea
Prior art keywords
lead
bonding
wire
chip
wire bonding
Prior art date
Application number
KR1019900019248A
Other languages
English (en)
Other versions
KR920010799A (ko
Inventor
정관호
김강산
Original Assignee
현대전자산업 주식회사
정몽헌
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 현대전자산업 주식회사, 정몽헌 filed Critical 현대전자산업 주식회사
Priority to KR1019900019248A priority Critical patent/KR940000745B1/ko
Publication of KR920010799A publication Critical patent/KR920010799A/ko
Application granted granted Critical
Publication of KR940000745B1 publication Critical patent/KR940000745B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/78—Apparatus for connecting with wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78—Apparatus for connecting with wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)

Abstract

내용 없음.

Description

와이어 본딩방법
제1도 일반적인 와이어 본딩방법을 나타내기 위한 리드프레임의 일부 평면도.
제2도 본 발명에 의한 와이어 본딩방법을 설명하기 위한 리드프레임의 일부 평면도.
제3도 제2도 A부의 상세측면도.
* 도면의 주요부분에 대한 부호의 설명
1 내지 16, 21 내지 36 : 리드(Lead) 100 : 칩(Chip 또는 Die)
본 발명은 와이어 본딩방법에 관한 것으로서, 특히 리드와 리드간의 간격이 떨어진 경우에 나타나는 와이어 본더의 작동에러를 방지하기 위한 와이어 본딩방법에 관한 것이다.
칩과 다수의 리드를 금선(Gold wire)으로 연결하는 와이어 본딩작업은 와이어 본더(Wire bonder)로 자동적으로 수행된다.
리드와 리드의 간격이 일정한 경우에 와이어 본더는 에러없이 본딩기능을 수행하게 되나, 칩의 규격이 커짐에 다라 리드와 리드의 간격이 상당거리 이격된 경우, 또는 그 간격이 불규칙한 경우에 와이어 본더는 작동가속도로 인하여 그 간격을 감지하지 못한 상태에서 계속적으로 와이어 본딩을 하게 된다.
즉, 제1도는 일반적인 와이어 본딩방법을 나타내기 위한 리드프레임의 일부 평면도로서, 칩(100)을 주임으로 다수개의 리드(1,2,3,4,…)가 배열되어 있으나, 각 리드(1,2,3,…)의 와이어 본딩부분(칩(100)에 대응하는 리드의 단부간의 간격은 일정하지 않다.
1번,2번, …6번,7번 리드의 단부와 대응하는 칩(100)의 각 위치는 그 간격이 일정하여 와이어 본더의 본딩작업이 자동으로 수행된, 7번 리드(7)의 와이어 본딩후 8번 리드(8)와 본딩되는 칩(100)의 위치까지 이송되는 과정에서 7번 리드(7) 단부와 8번 리드(8) 단부간의 간격(약 400mil)이 비교적 크기 때문에 8번 리드(8)에 대응하는 칩(100)상의 본딩부간의 간격도 크게되어 8번 리드(8)에 본딩된 와이어가 절단되거나, 아니면 본딩자체가 이루어지지 않는다. 이 경우 8번 리드(8)에 본딩된 와이어를 제거하고 다시 본딩하거나, 리드 프레임 자체를 폐기해야 한다.
이와같은 문제점은 와이어 본더가 먼거리를 이동하다가 가속도가 붙은 상태에서 8번 리드에 대응하는 칩의 표면상에 정지할 수 없기 때문이다.(와이어 본딩은 칩에서 먼저 실시한 후 대응하는 리드 단부에 본딩되어 와이어가 칩과 리드 단부에 본딩되어 와이어가 칩과 리드 단부를 연결함)
본 발명은 와이어 본딩공정에서 발생되는 상술한 단점을 해결하기 위한 것으로서, 와이어 본딩된 리드와 본딩예정인 리드간의 간격이 클 경우 본딩예정인 리드의 중간부분에 포물선 형태가 아닌 점형태의 와이어 본딩을 1회(경우에 따라서 2~3회) 실시하여 본딩 에러(bonding error)를 방지하는데 그 목적이 있다.
본발명에 따른 와이어 본딩방법은 칩(100)과 대응 리드(2 또는 35)의 단부를 와이어 본딩하는 단계와, 상기 본딩된 리드(27 또는 35) 단부에서 소정거리 이격된 리드(28 또는 36)의 대응하는 칩(100)표면으로 와이어 본더 이소중 본딩예정 리드(28 또는 36)의 표면 일정위치에 1차 볼본딩 및 2차 봉형태의 점본딩을 1회이상 실시한 뒤, 사기 본딩예정 리드(28 또는 36)에 대응하는 칩(100)의 표면과 본딩예정 리드(28 또는 36)의 단부를 와이어 본딩하는 단계 및, 또 다른 칩(100)표면과 대응 리드(29)의 단부를 와이어 본딩하는 단계로 이루어지는 것을 특징으로 한다.
이하, 본발명을 첨부한 도면을 참고하여 상세히 설명한다.
제1도는 일반적인 와이어 본딩방법을 설명하기 위한 리드프레임의 일부 평면도로서, 명세서 서두에서 언급하엿으므로 중복설명은 생략한다.
제2도는 본 발명에 의한 와이어 본딩방법을 설명하기 위한 리드프레임의 일부 평면도로서, 각 단부간의 간격이 일정한 1번 리드(21), 2번 리드(22), …6번 리드(26), 7번 리드(27)까지의 와이어 본딩은 일반적인 방법으로서 정상적으로 수행하며, 단부간의 간격이 큰 7번 리드(27)와 8벌 리드(28), 15번 리드(35)와16번 리드(36)의 와이어 본딩은 본발명에 따라 수행한다.
즉, 7번 리드(27) 또는 15번 리드(35) 단부와 칩(100) 대응부에 와이어 본딩을 실시한 다음, 8번 리드(28), 또는 16번 리드(36)와 칩(100) 대응부에 와이어 본딩을 실시하기전에 8번 리드(28) 또는 16번 리드(36)의 중간부분에 1회의 와이어 본딩을 실시한다.
이때의 와이어 본딩은 점 본딩(point bonding)으로서, 제3도에 도시된 바와 같이, 1차 본딩(볼본딩)과 2차 본딩(봉형태 유지)이 최초 위치에서 함께 행해지며, 그 높이(와이어의 타원 형태)도 거의 무시된다. 이후 본딩은 정상적으로 실시된다.
따라서, 7번 리드(27) 단부에서 8벌 리드(28) 단부에 대응하는 칩(100)의 본딩위치까지 이송되는 와이어 본더는 이송도중 8번 리드(28)의 중앙표면에 1회의 점본딩을 실시하게 되어 와이어 본더의 가속도를 감소시켜 8번 리드(28) 단부와 이에 대응하는 칩(100)의 대응 위치간의 와이어 본딩을 원활하게 수행할 수 있다.
이상과 같은 본 발명은 와이어 본더의 개조로는 본딩작업이 불가능한 조건(리드와 리드간의 간격이 큰 경우)을 극복하여 본딩작업이 가능하게 되어 제품의 불량율을 감소시킬 수 있다.

Claims (1)

  1. 와이어 본더를 이용하여 다수의 리드와 각 리드에 대응하는 칩의 표면을 골드와이어로 본딩하는 와이어 본딩방법에 있어서, 칩(100)과 대응 리드(27 또는 35)의 단부를 와이어 본딩하는 단계와, 상기 본딩된 리드(27 또는 35) 단부에서 소정거리 이격된 리드(28 또는 36)에 대응하는 칩(100)의 표면으로 와이어 본더 이송중 본딩에정 리드(28 또는 36) 표면 일정위치에 1차 볼본딩 및 2차 봉형태의 점본딩을 1회이상 실시한 뒤, 상기 본딩예정 리드(28 또는 36)에 대응하는 칩(100)의 표면과 본딩예정 리드(28 또는 36) 단부를 와이어 본딩하는 단계 및, 칩(100)표면과 이에 대응하는 또 다른 리드(29)의 단부를 와이어 본딩하는 단계로 이루어지는 것을 특징으로 하는 와이어 본딩방법.
KR1019900019248A 1990-11-27 1990-11-27 와이어 본딩방법 KR940000745B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019900019248A KR940000745B1 (ko) 1990-11-27 1990-11-27 와이어 본딩방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019900019248A KR940000745B1 (ko) 1990-11-27 1990-11-27 와이어 본딩방법

Publications (2)

Publication Number Publication Date
KR920010799A KR920010799A (ko) 1992-06-27
KR940000745B1 true KR940000745B1 (ko) 1994-01-28

Family

ID=19306572

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019900019248A KR940000745B1 (ko) 1990-11-27 1990-11-27 와이어 본딩방법

Country Status (1)

Country Link
KR (1) KR940000745B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101446274B1 (ko) * 2008-10-30 2014-10-02 한미반도체 주식회사 반도체 패키지 제조장치용 가이드슈트

Also Published As

Publication number Publication date
KR920010799A (ko) 1992-06-27

Similar Documents

Publication Publication Date Title
EP0351749A3 (en) Method of manufacturing semiconductor devices, and leadframe and differential overlapping apparatus therefor
US6199743B1 (en) Apparatuses for forming wire bonds from circuitry on a substrate to a semiconductor chip, and methods of forming semiconductor chip assemblies
US5585667A (en) Lead frame for handling crossing bonding wires
KR940000745B1 (ko) 와이어 본딩방법
JPS55118643A (en) Wire bonding process
US5259548A (en) Wire bonding method
US5634586A (en) Single point bonding method
JPH06104364A (ja) リードフレーム、これを用いた半導体チップのモールド方法及びモールド用金型
US20010017182A1 (en) Method of preventing roping phenomenon of bonding paste for bonding die on lead frame
US5690877A (en) Method of processing a semiconductor chip package
JPH06196609A (ja) リードフレームおよびそれを用いた半導体装置
JPH0297048A (ja) リードフレーム
JPH01243565A (ja) 半導体装置のリード切断装置
KR0156105B1 (ko) 반도체 칩과 리드프레임의 연결 방법
JPS5921050A (ja) 半導体装置の製造方法
JPS6344998Y2 (ko)
JPS63302545A (ja) 樹脂封止型半導体リ−ドフレ−ム
KR930007917Y1 (ko) 반도체 조립용 다이 가압장치
JPH053266A (ja) 半導体装置
JPH03125466A (ja) リードフレーム用溝成形加工法
JPH02308562A (ja) リードフレーム
JPH08107169A (ja) 樹脂封止型半導体装置の分離方法
JPH0997866A (ja) リード成形方法及びリード成形用金型
JPH0444425B2 (ko)
JPH05275590A (ja) リードフレームのピンチカット装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090102

Year of fee payment: 16

LAPS Lapse due to unpaid annual fee