KR930023852A - 선형 신호 재구성 시스템 및 그 방법 - Google Patents

선형 신호 재구성 시스템 및 그 방법 Download PDF

Info

Publication number
KR930023852A
KR930023852A KR1019930008108A KR930008108A KR930023852A KR 930023852 A KR930023852 A KR 930023852A KR 1019930008108 A KR1019930008108 A KR 1019930008108A KR 930008108 A KR930008108 A KR 930008108A KR 930023852 A KR930023852 A KR 930023852A
Authority
KR
South Korea
Prior art keywords
signal
circuit
differential
digitized
integrating
Prior art date
Application number
KR1019930008108A
Other languages
English (en)
Other versions
KR0129785B1 (ko
Inventor
더블유. 메이어즈 클리포드
에이. 모레일스 샌디
르지스키 제네
엠. 오수기 마크
Original Assignee
완다 케이. 덴슨-로우
휴우즈 에어크라프트 캄파니
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 완다 케이. 덴슨-로우, 휴우즈 에어크라프트 캄파니 filed Critical 완다 케이. 덴슨-로우
Publication of KR930023852A publication Critical patent/KR930023852A/ko
Application granted granted Critical
Publication of KR0129785B1 publication Critical patent/KR0129785B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters
    • H03M1/661—Improving the reconstruction of the analogue output signal beyond the resolution of the digital input signal, e.g. by interpolation, by curve-fitting, by smoothing
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters
    • H03M1/70—Automatic control for modifying converter range

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Analogue/Digital Conversion (AREA)
  • Signal Processing For Digital Recording And Reproducing (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)

Abstract

선형 신호 재구성 시스템 및 그 방법은 불연속 시간 신호 사이에 존재하는 수학적인 관계, 디지탈-아날로그 변환 특성 및 불연속 디지탈 표시로부터 고도로 정밀하고, 노이즈가 작은 임의의 아날로그 신호를 발생시키기 위한 디지탈 신호 프로세싱을 사용한다. 이러한 아날로그 신호는 세그먼트된 직선 커브의 사용을 통하여 불연속 디지탈 전압을 적절히 접속시킴으로써 발생된다. 이러한 방법은 계단 방법과 관련된 대역 이외의 고주파를 현저하게 감소시키지만, 출력 신호 진폭 및 위상 정밀도를 향상시킨다. 특히, 본 발명의 시스템 및 방법은 숫자화된 표시로부터 고유 아날로그 신호를 재구성하기 위해 제공된다. 고유 아날로그 신호에 대응하는 숫자화된 신호는 미분된 후에 미분된 아날로그 신호로 D-A 변환된다. 미분된 아날로그 신호는 고유 아날로그 신호에 대응하는 재구성된 아날로그 신호를 제공하기 위해 적분된다.

Description

선형 신호 재구성 시스템 및 그 방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 원리에 따른 선형 신호 재구성 시스템의 블럭도, 제2도는 제1도의 시스템에서 사용된 디지탈 신호 프로세서를 상세하게 도시한 블럭도, 제3도는 제1도의 시스템에서 사용된 아날로그 재구성 회로를 상세하게 도시한 블럭도.

Claims (17)

  1. 기록되어 숫자화된 표시로부터 고유 아날로그 신호를 재구성하기 위한 신호 재구성 시스템에 있어서, 대응하는 고유 아날로그 신호가 기록 변환되는 숫자화된 신호원, 숫자화된 신호원에 결합되고, 미분되어 숫자화된 신호를 제공하기 위해 숫자화된 신호를 미분하기 위한 미분회로, 미분회로에 결합되고, 미분되어 숫자화된 신호를 대응하는 미분된 아날로그 신호로 변환하기 위한 디지탈-아날로그 변환기 회로 및 디지탈-아날로그 변환기 회로에 결합되고, 고유 아날로그 신호에 대응하는 재구성된 아날로그 신호를 제공하기 위해 미분된 아날로그 신호를 적분하기 위한 적분 회로를 포함하는 것을 특징으로 하는 신호 재구성 시스템.
  2. 제1항에 있어서, 상기 미분 회로가 직렬로 숫자화된 신호를 좌측 및 우측 채널에 대응하는 2개의 셋트의 병렬로 숫자화된 신호로 변환하기 위한 직렬-병렬 변환 회로, 직렬-병렬 변환 회로의 출력에 결합되고, 각각의 출력이 래치로부터 유도된 신호를 감산하는 디지탈 감산 회로에 결합되며, 출력이 출력 래치에 결합된 제1및 제2직렬 결합 래치를 각각 포함하는 제1및 제2디지탈 미분 회로 및 제1및 제2디지탈 미분 회로의 출력 래치의 각각의 출력에 결합된 병렬-직렬 변환 회로를 포함하는 것을 특징으로 하는 신호 재구성 시스템.
  3. 제1항에 있어서, 상기 적분 회로가 미분된 아날로그 신호를 적분하는 선형 재구성 회로 및 선형 재구성 회로에 결합되고, 적분 회로의 저주파수 응답을 향상시키는 저주파수 보상 회로를 포함하는 것을 특징으로 하는 신호 재구성 시스템.
  4. 제2항에 있어서, 상기 적분 회로가 미분된 아날로그 신호를 적분하는 선형 재구성 회로 및 선형 재구성 회로에 결합되고, 적분 회로의 저주파수 응답을 향상시키는 저주파수 보상 회로를 포함하는 것을 특징으로 하는 신호 재구성 시스템.
  5. 제1항에 있어서, 상기 미분 회로가 직렬로 숫자화된 신호를 좌측 및 우측 채널에 대응하는 2개의 셋트의 병렬로 숫자화된 신호로 변환하기 위한 직렬-병렬 변환 회로 및 각각의 출력이 래치로부터 유도된 신호를 감산하는 디지탈 감산 회로에 결합되고, 출력이 출력 래치에 결합된 제1및 제2직렬 결합 래치를 각각 포함하는 제1및 제2디지탈 미분 회로를 포함하는 것을 특징으로 하는 신호 재구성 시스템.
  6. 제5항에 있어서, 상기 적분 회로가 미분된 아날로그 신호를 적분하는 선형 재구성 회로 및 선형 재구성 회로에 결합되고, 적분 회로의 저주파수 응답을 향상시키는 저주파수 보상회로를 포함하는 것을 특징으로 하는 신호 재구성 시스템.
  7. 제1항에 있어서, 상기 숫자화된 신호원이 기록된 광 신호를 대응하는 디지탈 전기 신호로 변환하기 위한 수단 및 상기 디지탈 전기 신호를 필터링하기 위한 디지탈 필터를 포함하는 것을 특징으로 하는 신호 재구성 시스템.
  8. 제7항에 있어서, 상기 기록된 광 신호를 대응하는 디지탈 전기 신호로 변환하기 위한 수단이 고유 아날로그 신호에 대응하는 미리 기록된 광 패턴을 갖고 있는 광디스크트랜스포트 메카니즘 및 미리 기록된 광 패턴을 대응하는 디지탈 전기 신호로 변환하기 위한 디코더를 포함하는 것을 특징으로 하는 신호 재구성 시스템.
  9. 제8항에 있어서, 상기 미분 회로가 직렬로 숫자화된 신호를 좌측 및 우측 채널에 대응하는 2개의 셋트의 병렬로 숫자화된 신호로 변환하기 위한 직렬-병렬 변환 회로, 직렬-병렬 변환 회로의 출력에 결합되고, 각각의 출력이 래치로부터 유도된 신호를 감산하는 디지탈 감산 회로에 결합되며, 출력이 출력 래치에 결합된 제1및 제2 직력 결합 래치를 각각 포함하는 제1및 제2디지탈 미분 회로 및 제1및 제2디지탈 미분 회로의 출력 래치의 각각의 출력에 결합된 병렬-직렬 변환 회로를 포함하는 것을 특징으로 하는 신호 재구성 시스템.
  10. 제9항에 있어서, 상기 적분 회로가 미분된 아날로그 신호를 적분하는 선행 재구성 회로 및 선형 재구성 회로에 결합되고, 적분 회로의 저주파수 응답을 향상시키는 저주파수 보상 회로를 포함하는 것을 특징으로 하는 신호 재구성 시스템.
  11. 제8항에 있어서, 상기 미분 회로가 직렬로 숫자화된 신호를 좌측 및 우측 채널에 대응하는 2개의 셋트의 병렬로 숫자화된 신호로 변환하기 위한 직렬-병렬 변환 회로 및 각각의 출력이 래치로부터 유도된 신호를 감산하는 디지탈 감산 회로에 결합되고, 출력이 출력 래치에 결합된 제1및 제2직렬 결합 래치를 각각 포함하는 제1및 제2디지탈 미분 회로를 포함하는 것을 특징으로 하는 신호 재구성 시스템.
  12. 제11항에 있어서, 상기 적분 회로가 미분된 아날로그 신호를 적분하는 선형 재구성 회로 및 선형 재구성 회로에 결합되고, 적분 회로의 저주파수 응답을 향상시키는 저주파수 보상 회로를 포함하는 것을 특징으로 하는 신호 재구성 시스템.
  13. 기록되어 숫자화된 표시로부터 고유 아날로그 신호를 재구성하기 위한 신호 재구성 방법에 있어서, 대응하는 아날로그 신호가 기록 변환되는 숫자화된 신호원을 제공하는 단계, 미분되어 숫자화된 신호를 제공하도록 숫자화된 신호를 미분하는 단계, 미분되어 숫자화된 신호를 대응하는 미분된 아날로그 신호로 변환하는 단계 및 고유 아날로그 신호에 대응하는 재구성된 아날로그 신호를 제공하도록 미분된 아날로그 신호를 적분하는 단계를 포함하는 것을 특징으로 하는 신호 재구성 방법.
  14. 제13항에 있어서, 상기 미분하는 단계가 직렬로 숫자화된 신호를 2개의 셋트의 병렬로 숫자화된 신호로 변환하는 단계, 각각의 셋트의 병렬로 숫자화된 신호에 대해, 병렬로 숫자화된 신호의 연속적인 신호를 순차적으로 래칭하는 단계, 미분된 신호를 포함하는 출력 신호를 제공하도록 각각 순차적으로 래치된 신호를 감산하는 단계, 래치되어 미분된 신호를 제공하기 위해 미분된 신호를 래칭하는 단계 및 각각의 셋트의 병렬로 숫자화된 신호로부터 래치되어 미분된 신호를 직렬 셋트의 미분된 신호와 결합하는 단계를 포함하는 것을 특징으로 하는 신호 재구성 방법.
  15. 제13항에 있어서, 상기 적분하는 단계가 적분된 아날로그 신호를 제공하기 위해 미분된 아날로그 신호를 적분하는 단계 및 저주파수 응답을 증가시키기 위해 적분된 아날로그 신호의 저주파수 응답을 증대시키는 단계를 포함하는 것을 특징으로 하는 신호 재구성 방법.
  16. 제13항에 있어서, 숫자화된 신호원이 2개의 셋트의 병렬로 숫자화된 신호를 제공하고, 상기 미분하는 단계가 각각의 셋트의 병렬로 숫자화된 신호에 대해, 병렬로 숫자화된 신호의 연속적인 순차적으로 래칭하는 단계, 미분된 신호를 포함하는 출력 신호를 제공하도록 각각 순차적으로 래치된 신호를 감산하는 단계, 래치되어 미분된 신호를 제공하기 위해 미분된 신호를 래칭하는 단계 및 각각의 셋트의 병렬로 숫자화된 신호로부터 래치되어 미분된 신호를 직렬 세트의 미분된 신호와 결합되는 단계를 포함하는 것을 특징으로 하는 신호 재구성 방법.
  17. 제16항에 있어서, 상기 적분하는 단계가 적분된 아날라고 신호를 제공하기 위해 미분된 아날로그 신호를 적분하는 단계 및 저주파수 응답을 향상시키기 위해 적분된 아날로그 신호의 저주파수 응답을 증대시키는 단계를 포함하는 것을 특징으로 하는 신호 재구성 방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019930008108A 1992-05-13 1993-05-12 선형 신호 재구성 시스템 및 그 방법 KR0129785B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US07/882,212 US5268688A (en) 1992-05-13 1992-05-13 Linear signal reconstruction system and method
US7/882,212 1992-05-13

Publications (2)

Publication Number Publication Date
KR930023852A true KR930023852A (ko) 1993-12-21
KR0129785B1 KR0129785B1 (ko) 1998-10-01

Family

ID=25380138

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019930008108A KR0129785B1 (ko) 1992-05-13 1993-05-12 선형 신호 재구성 시스템 및 그 방법

Country Status (6)

Country Link
US (1) US5268688A (ko)
EP (1) EP0569989B1 (ko)
JP (2) JPH0661854A (ko)
KR (1) KR0129785B1 (ko)
AU (1) AU656673B2 (ko)
DE (1) DE69306300T2 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100486206B1 (ko) * 1997-08-27 2005-08-25 삼성전자주식회사 적분선형성에러감소방법및적분선형성에러감소기능을갖는디지탈-아날로그변환장치

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5537113A (en) * 1992-06-17 1996-07-16 Advantest Corp. A/D or D/A conversion using distribution of differential waveforms to interleaved converters
US5748126A (en) * 1996-03-08 1998-05-05 S3 Incorporated Sigma-delta digital-to-analog conversion system and process through reconstruction and resampling
US6075475A (en) * 1996-11-15 2000-06-13 Ellis; Randy E. Method for improved reproduction of digital signals
US5859605A (en) * 1997-01-24 1999-01-12 Hughes Electronics Corporation Digital waveform generator and method for synthesizing periodic analog waveforms using table readout of simulated Δ- Σ analog-to-digital conversion data
DE60033407T2 (de) * 1999-07-09 2007-11-29 Niigata Seimitsu Co., Ltd., Jouetsu Vorrichtung zum erzeugen von wellenformdaten durch abgetastete funktionen
US7068788B2 (en) * 2001-01-04 2006-06-27 Maxim Integrated Products, Inc. Data encryption for suppression of data-related in-band harmonics in digital to analog converters
AU2002324959A1 (en) 2001-09-07 2003-03-24 Microsemi Corporation Serial data interface with reduced power consumption
TWI222628B (en) * 2003-07-09 2004-10-21 Mediatek Inc Method of vertical deviation disc detection
WO2005011121A2 (en) * 2003-07-23 2005-02-03 Thunder Creative Technologies, Inc. Low distortion digital to analog converter and digital signal synthesizer systems
US20050113948A1 (en) * 2003-11-22 2005-05-26 Own Christopher S. Digital-to-analog audio conversion
CN103270468B (zh) * 2010-12-23 2016-04-06 马维尔国际贸易有限公司 低存储器使用的任意波形表示或生成

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1404768A (en) * 1971-12-08 1975-09-03 British Aircraft Corp Ltd Waveform generators
US3956700A (en) * 1975-04-18 1976-05-11 Bell Telephone Laboratories, Incorporated Two-feedback-path delta modulation system with circuits for reducing pulse width modulation
US4214231A (en) * 1979-03-26 1980-07-22 The United States Of America As Represented By The Secretary Of The Army In-bore telemetry information measuring system
US4593271A (en) * 1985-01-16 1986-06-03 At&T Bell Laboratories Higher order interpolation for digital-to-analog conversion
JPS63294128A (ja) * 1987-05-27 1988-11-30 Matsushita Electric Ind Co Ltd ディジタル・アナログ変換装置
JP2543095B2 (ja) * 1987-09-14 1996-10-16 松下電器産業株式会社 オ―バ―サンプリング型ｄ／ａ変換器
US4937807A (en) * 1987-10-15 1990-06-26 Personics Corporation System for encoding sound recordings for high-density storage and high-speed transfers
JPH02121413A (ja) * 1988-10-29 1990-05-09 Shinshirasuna Denki Kk 雑音除去回路
JPH03178223A (ja) * 1989-12-06 1991-08-02 Shinshirasuna Denki Kk デジタル／アナログ変換回路
JP3111481B2 (ja) * 1991-02-22 2000-11-20 オンキヨー株式会社 デジタル／アナログ変換回路

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100486206B1 (ko) * 1997-08-27 2005-08-25 삼성전자주식회사 적분선형성에러감소방법및적분선형성에러감소기능을갖는디지탈-아날로그변환장치

Also Published As

Publication number Publication date
AU3856093A (en) 1993-11-18
AU656673B2 (en) 1995-02-09
DE69306300D1 (de) 1997-01-16
EP0569989A3 (en) 1994-12-07
EP0569989A2 (en) 1993-11-18
JPH0661854A (ja) 1994-03-04
JPH10122U (ja) 1998-05-15
EP0569989B1 (en) 1996-12-04
US5268688A (en) 1993-12-07
DE69306300T2 (de) 1997-06-05
KR0129785B1 (ko) 1998-10-01

Similar Documents

Publication Publication Date Title
Lipshitz et al. Quantization and dither: A theoretical survey
Gray Spectral analysis of quantization noise in a single-loop sigma-delta modulator with dc input
Zayed Hilbert transform associated with the fractional Fourier transform
US5182558A (en) System for generating correction signals for use in forming low distortion analog signals
Zayed On the relationship between the Fourier and fractional Fourier transforms
KR930023852A (ko) 선형 신호 재구성 시스템 및 그 방법
EP0383689A2 (en) Digital-to-analog converter
KR950702762A (ko) 신호부호화 또는 복호화장치, 및 신호부호화 또는 복호화방법, 및 기록매체 (Signal encoding apparatus and signal encoding method, signal decoding apparatus and signal decoding method, and recording medium on which signals encoded by such encoding apparatus or method are recorded)
JPH02308632A (ja) 音信号を伝送しまたは記憶する方法
US3825831A (en) Differential pulse code modulation apparatus
US5073938A (en) Process for varying speech speed and device for implementing said process
US5898395A (en) Drift canceling method and apparatus for analog to digital converters
KR100205153B1 (ko) 정보 패턴 판독 장치 및 그에 사용되는 신호 처리 회로
Blessener et al. An audio delay system using digital technology
US6359577B1 (en) Multiple digital-to-analog system with analog interpolation
US4731844A (en) Apparatus for cancelling a pilot signal from a composite signal
KR100419984B1 (ko) 디지털신호뮤트방법과디지털신호뮤트방법을이용하는디지털신호처리장치와디지털신호기록장치
NO914105L (no) Fremgangsmaate og anordning for koding og dekoding av analoge signale
SU1451866A1 (ru) Дельта-сигма-кодер
DE4038641C2 (de) Digital-/Analog-Wandler
KR0133499B1 (ko) 초퍼 안정화 사그마-델타 아날로그 디지탈 변환기
Richards Improvements in oversampling analogue to digital converters
JPS60130219A (ja) デイジタルアナログ変換器
SU907796A1 (ru) Параллельно-последовательный аналого-цифровой преобразователь
Lagadec New Frontiers in Digital Audio

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20041021

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee