KR0129785B1 - 선형 신호 재구성 시스템 및 그 방법 - Google Patents

선형 신호 재구성 시스템 및 그 방법

Info

Publication number
KR0129785B1
KR0129785B1 KR1019930008108A KR930008108A KR0129785B1 KR 0129785 B1 KR0129785 B1 KR 0129785B1 KR 1019930008108 A KR1019930008108 A KR 1019930008108A KR 930008108 A KR930008108 A KR 930008108A KR 0129785 B1 KR0129785 B1 KR 0129785B1
Authority
KR
South Korea
Prior art keywords
signal
digital
analog signal
digitized
analog
Prior art date
Application number
KR1019930008108A
Other languages
English (en)
Other versions
KR930023852A (ko
Inventor
더블유 메이어즈 클리포드
에이 모레일스 샌디
르지스키 제네
엠 오수기 마크
Original Assignee
완다 케이 덴슨-로우
휴우즈 에어크라프트 캄파니
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 완다 케이 덴슨-로우, 휴우즈 에어크라프트 캄파니 filed Critical 완다 케이 덴슨-로우
Publication of KR930023852A publication Critical patent/KR930023852A/ko
Application granted granted Critical
Publication of KR0129785B1 publication Critical patent/KR0129785B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters
    • H03M1/661—Improving the reconstruction of the analogue output signal beyond the resolution of the digital input signal, e.g. by interpolation, by curve-fitting, by smoothing
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters
    • H03M1/70—Automatic control for modifying converter range

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Analogue/Digital Conversion (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)
  • Signal Processing For Digital Recording And Reproducing (AREA)

Abstract

선형 신호 재구성 시스템 및 그 방법은 불연속 시간 신호 사이에 존재하는 수학적인 관계, 디지탈-아날로그 변환 특성 및 불연속 디지탈 표실로부터 고도로 정밀하고, 노이즈가 작은 임의의 아날로그 신호를 발생시키기 위한 디지탈 신호 프로세싱을 사용한다. 이러한 아날로그 신호는 세그먼트된 직선 커브의 사용을 통하여 불연속 디지탈 전압을 접속시킴으로써 발생된다. 이러한 방법은 계단 단계 방법과 관련된 대역 이외의 고주파를 현저하게 감소시키지만, 출력 신호 진폭 및 위상 정밀도를 향상시킨다. 특히, 본 발명의 시스템 및 방법은 숫자화된 표시로부터 고유 아날로그 신호를 재구성하기 위해 제공된다. 고유 아날로그 신호에 대응하는 숫자화된 신호는 미분된 수에 미분된 아날로그 신호로 D-A 변환된다. 미분된 아날로그 신호는 고유 아날로그 신호에 대응하는 재구성된 아날로그 신호를 제공하기 위해 적분된다.

Description

선형 신호 재구성 시스템 및 그 방법
제1도는 본 발명의 원리에 따른 선형 신호 재구성 시스템의 블럭도.
제2도는 제1도의 시스템에서 사용된 디지탈 신호 프로세서를 상세하게 도시한 블럭도.
제3도는 제1도의 시스템에서 사용된 아날로그 재구성 회로를 상세하게 도시한 블럭도.
제4a도는 제3도의 선형 재구성 회로의 블럭도.
제4b도는 제3도의 저음 보상 회로의 블럭도.
제4c도는 제3도의 선형 재구성 회로에 대해 재공된 응답 곡선을 도시한 그래프도.
제5도 및 제5b도는 각각 고유 디지탈 신호와 불연속 미분 신호를 도시한 도면.
제6도는 제5b도의 불연속 미분 신호로부터 유도된 디지탈-아날로그 변환 신호를 도시한 도면.
제7a도 및 제 7b도는 디지탈 파형의 선형 재구성의 디지탈 파형의 계단식 변위 근사를 각각 도시한 도면.
제8도는 종래의 계단형 근사 기술을 도시한 도면.
제9도는 계단형 근사로부터 유도된 비필터인 에러 함수를 도시한 도면.
제10도는 계단형 근사 필터된 에러 함수를 도시한 도면.
제11도는 계단형 근사와 관련된 위상 지연을 도시한 도면.
제12a도 및 제12b도는 점 밀도(N)에따른 계단형 근사 기술과 관련된 위상 지연을 도시한 도면.
제13도는 점 밀도(N)의 함수로서 퍼센트 진폭 에러를 도시한 도면.
제14a도 및 제14b도는 점 밀도의 함수로서 계단형 근사 기술에 대한 총 고조파 왜곡을 도시한 도면.
제15도는 선형 근사 기술을 도시한 도면.
제16도는 선형 근사 비필터된 에러 함수를 도시한 도면.
제17도는 선형 근사 필터된 에러 함수를 도시한 도면.
제18a도 및 제18b도는 점 밀도(N)의 함수로서 본 발명의 선형 근사 기술에 대한 총 고조파 왜곡을 도시한 도면.
제19도는 계단형 근사의 총 고조파 왜곡과 본 발명의 선형 재구성 기술의 총 고조파 왜곡의 비율을 도시한 도면.
제20도는 구분적 근사(계단형 근사)의 몇개의 점을 도시한 도면.
제21도는 본 발명의 선형 재구성 기술을 사용하여 접속된 동일한 점을 도시한 도면.
* 도면의 주요부분에 대한 부호의 설명
10 : 선형 신호 재구성 시스템 11 : 트랜스포트
12 : 디코더 13 : 디지탈 필터
14 : 디지탈 신호 프로세서 15 : 디지탈-아날로그 변환기
16 : 동기화 클럭부 17 : 전류-전압 변환기
18 : 아날로그 재구성 회로 21 : 직렬-병렬 데이타 변환기
22 : 제1 미분 회로 23 : 제2 미분 회로
24,25 : 데이타 래치 26 : 디지탈 미분기
28 : 병렬-직렬 데이타 변환기 29 : 감산 회로
37 : 선형 재구성 회로 38 : 저음 보상 회로
본 발명은 신호 재구성 시스템 및 방법에 관한 것으로, 특히 선형 디지탈-아날로그 변환과 같은 고유 아날로그 신호의 정밀 재구성을 위한 적분에 뒤이어 숫자화된 신호의 미분을 사용하여 개량된 선형 신호 재구성 시스템 및 방법에 관한 것이다.
디지탈 표시로부터 아날로그 파형의 재구성은 중요한 기술이다. 이러한 재구성의 가장 보편적인 형태는 다중 비트 디지탈-아날로그 변환기를 사용하는 것이다. 이러한 기술은 내부적인 제한을 갖고 있다. 즉, 이러한 제한은 선형성, 스위칭 노이즈(특히, 제로에서), 다수의 샘플링 주파수에서의 영상 기각, 전압 정밀도, 위상 정밀도 및 대역폭 제한을 포함하고 있다. 이러한 제한들은 시스템 성능에 영향을 미치게 되어 결과적으로 실제 변경을 유도하게 된다.
특히, 계단형 근사 기술은 전형적인 디지탈-아날로그 변환 기술이다. 그러나, 계단형 근사 기술의 에러 함수는 앨리어스된 고조파에 합한 고유 신호로부터 90°위상 이동된 기본 주파수를 포함하고 있다. 이렇게 위상 이동된 신호는 점 밀도의 함수로서 진폭을 변경시키고, 재구성된 신호의 진폭을 감소시켜서 위상을 이동시킨다. 또한, 계단형 근사의 스펙트럼 분석은 샘플링 영상이 다수의 샘플링 주파수(앨리어스된 고조파)로 복제됨을 도시한 것이다. 이러한 영상의 크기는 원하는 기저 대역 신호를 발생시키기 위해 사용된 점 갯수의 함수로서 변화한다. 즉, 대역 이외의 영상의 크기는 점 밀도를 감소시키는 함수로서 증가한다.
계단형 근사 기술이 갖고 있는 다른 단점은 재생된 신호에 위상 지연이 도입 된다는 점이다. 이러한 위상 지연은 사용된 샘플 유지 설계에 기인하여 발생한다. 계단형 근사에 위해 도입된 위상 지연량은 원하는 신호를 발생시키기 위해 사용된 점의 갯수에 비례한다. 점 밀도가 크면 클수록 위상 지연 에러는 작게 발생한다.
기본적인 것은 계단형 근사 기술에 존재한다. 기저 대역 신호에 이러한 기본적인 것을 수학적으로 통합하는(감산) 것은 결과적으로 고유 신호의 진폭보다 기저 대역 신호의 진폭을 작게 하는 것이다. 이러한 것은 원하지 않는 진폭 에러이다.
본 발명은 고유 아날로그 신호에 대응하는 기록되어 숫자화된 신호로부터 유도된 고유 아날로그 신호의 재생을 향상시키기 위한 신호 재구성 또는 신호 프로세싱 시스템 및 방법에 관한 것이다. 신호 재구성 시스템은 기록되어 숫자화된 표시로부터 고유 아날로그 신호를 재구성하기 위해 제공된다. 재구성 시스템은 아날로그 신호에 대응하여 기록 변환되는 숫자화된 신호원을 포함하고 있다. 미분 회로는 미분되어 숫자화된 신호를 제공하는 숫자화된 신호를 미분하기 위해 숫자화된 신호원에 결합된다. 디지탈-아날로그 변환기 회로는 미분되어 숫자화된 신호를 대응하는 미분된 아날로그 신호로 변환하기 위해 미분 회로에 결합된다. 적분 회로는 고유 아날로그 신호에 대응하는 재구성된 아날로그 신호를 제공하는 미분된 아날로그 신호를 적분하기 위해 디지탈-아날로그 변환기 회로에 결합된다.
기술된 본 발명의 실시예에 있어서, 미분 회로는 숫자화된 신호를 좌측 채널과 우측 채널에 대응하여 2개의 셋트의 병렬로 숫자화된 신호로 변환시키기 위한 직렬-병렬 데이타 변환 회로, 직렬-병렬 데이타 변환 회로의 출력에 결합된 제1 및 제2 디지탈 미분 회로, 제1 및 제2 디지탈 미분 회로의 출력에 결합된 병렬-직렬 데이타 변환 회로를 포함하고 있다. 각각의 디지탈 미분 회로는 직렬로 결합된 제1 및 제2 래치를 포함하고, 제1 및 제2 래치 각각의 출력은 디지탈 감산 회로에 결합되며, 디지탈 감산 회로는 래치로부터 유도된 신호를 감산하고, 디지탈 감산 회로의 출력은 출력 래치에 결합된다. 병렬-직렬 변환 회로는 디지탈 미분 회로의 출력 래치의 각각의 출력에 결합된다. 적분 회로는 미분된 아날로그 신호를 적분하기 위해 선형 재구성 회로 및 적분 회로의 저주파수 응답을 증가시키기 위해 선형 재구성 회로에 결합된 저주파수 보상 회로를 포함하고 있다.
본 발명의 신호 재구성 방법은 기록되어 숫자화된 표시로부터 고유 아날로그 신호를 재구성하기 위해 제공된다. 제공된 숫자화된 신호원은 대응하는 아날로그 신호의 기록된 변환을 포함한다. 숫자화된 신호는 미분되어 숫자화된 신호를 제공하기 위해 미분된다. 미분되어 숫자화된 신호는 대응하는 미분된 아날로그 신호로 변환된다. 미분된 아날로그 신호는 고유 아날로그 신호에 대응하는 재구성된 아날로그 신호를 제공하기 위해 적분된다.
미분 단계는 직렬로 숫자화된 신호를 각각의 셋트의 병렬로 숫자화된 신호에 대해 2개의 셋트의 병렬로 숫자화된 신호로 변환하는 단계, 병렬로 숫자화된 신호의 연속적인 신호를 순차적으로 래치하는 단계, 미분된 신호를 포함하는 출력 신호를 제공하기 위해 각각 순차적으로 래치된 신호를 감산하는 단계, 래치되어 미분된 신호를 제공하기 위해 미분된 신호를 래치하는 단계 및 각각의 셋트의 병렬로 숫자화된 신호로부터 래치되어 미분된 신호를 직렬 셋트의 미분된 신호와 결합시키는 단계를 포함한다. 적분 단계는 적분된 아날로그 신호를 제공하기 위해 미분된 아날로그 신호를 적분하는 단계 및 저주파수 응답을 증가시키기 위해 적분된 아날로그 신호의 저주파수 응답을 증대시키는 단계를 포함한다.
본 발명은 다중 비트 디지탈-아날로그 변환기 시스템을 향상시키고, 그러한 다중 비트 디지탈-아날로그 변환기 시스템이 갖고 있는 몇몇의 중요한 결함을 최소화한 기술을 제공한다. 본 발명의 향상된 선형 재구성 기술을 사용함으로써, 다음의 문제 여역의 최소화된다. 노이즈 형태는 유효 아날로그 대역 폭을 감소시킴으로써 고주파수 스위칭 노이즈를 제거한다. 다수의 샘플링 주파수에서의 영상 기각은 디지탈 합성된 점을 선형적으로 접속시킴으로써 현저하게 향상된다. 전압 정밀도는 디지탈 합성된 점을 선형적으로 접속시킴으로써 현저하게 향상된다. 영상 기각은 디지탈 합성된 점을 선형적으로 접속시킴으로써 현저하게 향상된다. 전압 정밀도는 디지탈 합성된 점의 선형 접속에 기인하여 현저하게 향상된다. 위상 정밀도는 사인 곡선에서 위상 지연이 디지탈 합성된 점의 선형 기인한 점 밀도와 함수적으로 더 이상 관련되지 않는다는 점에서 현저하게 향상된다.
본 발명의 향상된 선형 재구성 기술은 테스팅 및 상업적인 오락 응용에 적용될 수 있다. 특히, 본 발명은 임의 파형 발생기와 같은 테스트 기구, CD 플레이어와 같은 상업적인 오디오 콤포넌트, 디지탈 전치 증폭기 및 비디오 디스크 플레이어 등에 이용될 수 있다.
본 발명의 다양한 특정 및 장점은 유사한 참조 번호가 유사한 구성 소자를 나타내는 첨부된 도면을 참조한 다음의 상세한 설명으로부터 쉽게 이해될 것이다.
도면을 참조하면, 제1도는 본 발명의 원리에 따른 선형 재구성 시스템(10)의 블럭도이다. 또한, 제1도는 본 발명의 디지탈 오디오 신호 프로세싱 방법을 예시한 것이다. 시스템(10)은 예를 들면 이미 기록된 콤팩트 디스크를 동작시키는 콤팩트 디스크 트랜지스트(11) 또는 플레이어와 같은 디지탈 오디오 신호원(11)과 함께 사용된다. 트랜스포트(11)은 디스크상에 기록된 노래에 대응하는 디지탈 인코드된 광 신호를 프로세스하고, 이러한 광 신호는 디코더(12)에 의해 디코드된다. 디코더(12)는 디지탈 인코드된 광 신호를 시스템(10)에 의해 프로세스될 전기 신호로 변환시킨다. 시스템(10)은 콤팩트 디스크상에 기록된 노래를 나타내는 재구성된 오디오 신호를 발생시키는 전기 신호를 프로세스하는데 적합하다. 시스템(10)은 오디오 산업에서 사용된 소정의 디지탈 신호 프로세싱 장비로 이전에 달성된 것보다 고유 성능을 더 향상시키는 방법으로 기록된 노래를 재생하기 위해 설계된다.
시스템(10)은 종래의 콤팩트 디스크 트랜스포트(11)에 대한 변경으로서 개발되어 왔다. 트랜스포트(11)은 디지탈 브릭 월 필터(digital brick wall filter)와 같은 디지탈 필터(13), 디지탈-아날로그 변환기(15), 전류-전압 변환기(17) 및 디지탈 프로세싱을 동기화하는 동기화 클럭부(16)을 포함한다. 본 발명의 시스템(10)은 상술된 콤포넌트에 추가하여 디지탈 필터(13)과 디지탈-아날로그 변환기(15) 사이에 배치된 디지탈 신호 프로세서(14) 및 전류-전압 변환기(17)로부터 출력을 프로세스하는 아날로그 재구성 회로(18)을 포함한다.
제2도는 제1도의 시스템(10)에서 사용된 디지탈 신호 프로세서(14)를 더 상세하게 도시한 블럭도이다. 디지탈 필터(13)으포부터 디지탈 출력은 직렬-병렬 데이타 변환기(21)에 인가된다. 직렬-병렬 데이타 변환기(21)로부터의 출력은 제1 및 제2 미분 회로(22 및 23)에 병렬로 인가된다. 많은 상업용 디지탈-아날로그 변환기는 실행 가격과 계수를 감소시키는 직렬 데이타 입력 방법을 사용한다. 그러나, 소정의 디지탈-아날로그 변환기는 병렬 데이타 입력 방법을 사용한다. 따라서, 직렬-병렬 데이타 변환기는 병렬 데이타 변환기(28)은 선택적인 것이다. 제1 및 제2 미분 회로(22 및 23)은 콤팩트 디스크 상에 기록된 오디오 신호로부터 추출된 오디오 신호의 좌측 미 우측 채널을 프로세스한다. 각각의 미분 회로(22 및 23)은 제1 및 제2 데이타 래치(24 및 25), 감산 회로(29)를 포함하는 디지탈 미분기(26) 및 출력 데이타 래치(27)을 포함한다. 제1 데이타 래치(24)은 출력은 제2 데이타 래치(25)에 결합되고, 제1 및 제2 데이타 래치(24 및 25)의 각각의 출력은 감산 회로(29)에 결합된다. 디지탈 미분기(260은 미분된 출력 신호를 제공하는 제1 및 제2 데이타 래치의 제1 및 제2 출력을 감산한다. 각각의 미분 회로(22 및 23)의 출력 데이타 래치(27)은 출력이 디지탈-아날로그 변환기(15)에 결합된 병렬-직렬 데이타 변환기(28)에 결합된다.
제3도는 제1도의 시스템(10)에서 사용된 아날로그 재구성 회로(18)을 더 상세히 도시한 블럭도이다. 아날로그 재구성 회로(18)은 적분기를 포함하는 선형 재구성 회로(37) 및 저음 증대 회로를 포함하는 저음 보상 회로(38)을 포함하고 있다. 제4a도는 제3도의 선형 재구성 회로(37)을 상세하게 나타낸 블럭도이다. 선형 재구성 회로(37)은 대역 통과가 제4c도에 도시된 단일 적분 회로 장치이다. 제4b도는 제3도의 저음 보상 회로(38)을 상세하게 나타낸 블럭도이다. 저음 보상 회로(38)은 리얼 월드(real world) 적분기(제4c도에 점선으로 도시됨)에 의해 제한된 저주파수 응답을 향상시킴으로써 저음 응답을 향상시키는데 적합하다.
제1도 내지 제4로부터 본 발명의 시스템(10)은 신호 프로세싱 방법의 근본적인 성질이 콤팩트 디스크로부터 추출된 숫자화된 아날로그 신호가 미분되어 아날로그 신호로 변환된 후에 아날로그 신호를 제공하기 위해 적분되는 것임을 명확히 이해할 것이다. 이러한 프로세싱의 결과는 콤팩트 디스크 디지탈 프로세서에 의해 제공된 단계 출력을 평활하게 하는 것이고, 그러한 것은 고유 기록된 오디오 신호의 더 현실적이고 향상된 표시를 제공한다.
본 발명의 시스템(10)과 방법을 보다 더 이해하기 위해, 본 발명의 동작 이론이 이후 설정될 것이다. 선형 신호 재구성 시스템(10)과 방법과 불연속 시간 신호 사이에는 존재하는 수학적 관계, 디지탈-아날로그 변환 특성 및 불연속 디지탈 표시로부터 고도로 정밀하고, 노이즈가 작은 임의의 아날로그 신호를 발생시키는 디지탈 신호 프로세싱을 사용한다. 이러한 아날로그 신호는 현재의 시스템과 프로세싱 방법에 의해 수행된 계단 단계 근사로부터 발생되지 않고, 분할된 직선 커브의 사용을 통하여 불연속 디지탈 전압을 적절히 접속시킴으로써 발생된다. 이러한 방법은 출력 신호 진폭과 위상 정밀도를 향상시키면서 계단 단계 방법과 관련된 대역 이외의 고조파를 현저하게 감소시킨다.
본 발명의 일반적인 수학적 증명과 분석이 이후 설명될 것이다. 고유 디지탈 신호 및 불연속적으로 미분된 신호를 도시한 제5a도 및 제5b도를 참조하면, 디지탈 표시로부터 아날로그 신호를 선형적으로 재구성하는 것은 디지탈 신호가 불연속적으로 미분되는 것을 필요로 한다.
S(n△t)를 임의의 디지탈 신호로 하면, 여기서 △S(n△t) = S(n△) - S[n-1]△t이고, 0≤ㅜ≤N에 대해서 N은 디지탈 신호 표시에서 최종점이고, S(-n)=0이다. 제5a도 및 제5b도를 참조하면, 신호 S(n△t)를 미분한 후의 최종 신호 △S(n△t)가 점의 갯수는 동일하지만 시간에 따라 변위된다는 것을 알 수 있다.
△S(-△t)로 표시된 제1 점은 시간 t=0에서 초기 상태를 확립한다. 또한, 아날로그 신호의 최종점의 점 △S([N-1]△t)를 이용하여 아날로그 영역에서 재구성되는 것은 후에 설명될 것이다.
제6도는 제5b도의 불연속적으로 미분된 신호로부터 유도된 디지탈-아날로그 변환 신호를 도시한 것이고, 이러한 점에서 신호 S(n△t)는 미분되어 디지탈-아날로그 변환기(15)에 인가된다. 디지탈-아날로그 변환기(15)의 출력은 미분된 신호를 계단 단계로 표시한 것이다. 고유 신호를 복귀시키기 위해, 디지탈-아날로그 변환기(15)의 출력은 적분되어야만 한다. 이러한 것은 고유 신호의 수학적인 증배를 1씩 효과적으로 증가시킨다.
F(t)에 대한 식을 평가함으로써, 0에서 N△t까지의 값에 대해, F(t)가 n△t왁 같은 t의 값에 대한 S(n△t)와 같음을 알 수 있다. 수학적으로, 이러한 것은 F(0), F(△t)=S(△t). . . F(N△t)=S(N△t)임을 의미하는 것이다. 디지탈 파형의 선형 재구성과 동일한 파형의 계단 단게 근사를 도시한 제7a도 및 제7b도를 참조하면, 함수 F(t)는 디지탈 파형의 선형 재구성이고, 전형적인 계단 단계 근사와 비교할 때에 순수 아날로그 파형의 보다 향상된 근사를 나타낸다.
다음은 선형적으로 재구성된 파형과 계단 단계 근사를 수학적으로 분석한 것이다. 주요 차이점은 영상 기각(다수의 샘플링 주파수에서)의 영역, 전압 정밀도 및 위상 정밀도에 있다. 이러한 문제점을 분석하기 위해, 2개의 기술에 의해 구현된 점 대 점 근사가 고유 신호와 다른가를 이해해야 한다.
비교를 위해, 고유 신호가 v(t)=sin(ωt)의 형태인 사인 곡선이라고 가정하자. 계단형 선형 근사 기술에 의해 도입된 근사 에러를 표시하기 위해 세그먼트씩 고유 신호를 조사할 필요가 있다. v(t)가 샘플링 주파수(fs ; △t = 1/fs = 샘플링 주기)로 샘플되고, N이 점 샘플된 수이며, 고유 신호가 점 대 점 세그먼트의 함수로서 재기록될 수 있다로 가정하자. 즉,
여기서, u(t)는 계단 함수이다. u(t-t1)-u(t-t2)는 펄스 신호이고, 펄스 범위는 t1에서 t2까지이다. 고유 신호를 나타내는 합산 식은 사용된 시간 인자가 합산의 점 n에서 점 n+1까지 유효하게 되도록 펄스 함수 [u(t-n△t)-u(t(n+1)△t)]에 의해 승산되며, 이러한 것은 시간 인자가 세그먼트에서 세그먼트까지의 범위[n△t) ≤ t [(n+1)△t]에 있도록 해준다. 이러한 동작은 다음의 설명에서 반복적으로 사용된다.
계단형 근사 기술을 예시하는 제8도를 참조할 때, 계단형 근사 기술은 전형적인 디지탈-아날로그 변환 기술이다. 제9도는 계단형 근사 기술로부터 비필터된 에러 함수를 도시한 것이다. 에러 함수는 고유 신호로부터 90°위상 이동한 기본 주파수를 포함하고 있다. 이러한 위상 이동된 신호는 재구성된 신호를 진폭 감소시키고, 위상 이동(벡터 합산 수학)시킨다. 그러한 것은 주파수 fs로 샘플된 고유 신호의 디지탈 표시를 사용한다. 표시된 신호의 각각의 디지탈값은 디지탈-아날로그 변환기에 입력되고, 다음의 디지탈값이 선택될 때까지 그러한 값을 유도한다.
s(n,t)는 시간 n△t에서 시간 (n+1)△t까지의 일정한 값을 갖고 있다. 그러한 것은 또한 시간 인자가 세그먼트에서 세그먼트까지 유효하게 되도록 펄스 함수에 의해 승산된다.
계단형 근사 기술과 관련된 근사 에러는 고유 신호식으로부터 계단형 근사식을 간단히 감산함으로써 유도된다. e1(n,t)를 아래의 식에 의해 주어진 계단형 근사 에러 함수로 하자.
위상 이동된 기본 신호를 나타내는 식은 에러 함수로부터 감산하기 위해 유도될 수 있다. 그러한 식은 k1cos(ωt-)의 형태이며, k1은 피크 진폭이고,는 위상 이동이다. 기본 신호의 피크값은 제1 샘플된 점(시간 t=△t)에서 발생하고, 그러한 것은 고유 신호의 진폭의 1/2이라는 것은 공지되어 있다. 위상 이동은 모든 세그먼트상에 고르게 분포되어, 위상 이동된 기본 신호는 f(t) = k1cos (ωt -π/N)으로 표시될 수 있으며, 여기서 k1= sin(ωt)/2이고, t = △t(△t = 1/fs; 예를 들면 k1 = sin(ωt)/2)에서 평가된다.
에러 함수로부터는 위상 이동된 기본 신호를 감산하는 것이 필요하다. 따라서, 다음의 식이 주어질 때에 점 대 점 세그먼트의 합산으로서 이러한 신호를 기술할 필요가 있다.
필터된 계단형 근사 에러 함수는 에러 함수 (e1(n,t))에서 기본 및 위상 이동 함수 (f(n,t))를 뺀 것이다. 따라서, 필터된 계단형 근사 에러 함수는 e1f(n,t)가 되고, 여기서 e1f(n,f) = e1(n,t) - f(n,t)로 되거나,
로 된다.
제10도는 계단형 근사 필터된 에러 함수를 도시한 것이다. 기본 및 위상 이동은 더 이상 존재하지 않게 된다. 최종 신호는 이중 측 대역 압축된 반송파 신호가 된다.
계단형 근사의 스펙트럼 분석은 다음과 같다. 빠른 푸리에 변환(FFT) 계단은 N의 다양한 값을 사용하여 계단형 근사 기술의 필터된 에러 함수에 대해 수행 되었다. 그 결과는 샘플링 영상이 샘플링 주파수의 배수로 복제되는 것을 도시한 것이다. 이러한 영상의 크기는 원하는 기저 대역 신호를 발생시키기 위해 사용된 점의 수의 함수로서 변한다. 즉, 대역 이외의 영상의 크기는 감소하는 점 밀도의 함수로서 증가한다.
계단형 근사의 위상 에러 분석이 이후 기술될 것이다. 계단형 근사 기술이 갖고 있는 다른 단점은 재생된 신호에 위상 지연이 도입된다는 것이다. 이러한 위상 지연은 사용된 샘플링 유지 설계에 기인하여 발생한다. 제11도는 계단형 근사가 고유 신호를 지연시키는 방법을 도시한 것이다. 계단형 근사에 의해 도입된 위상 지연은 원하는 신호를 발생시키기 위해 사용된 점의 수에 비례한다. 점 밀도가 크면 클수록 위상 지연 에러는 더 작게 발생한다. 위상 지연 에러의 편차는 아래와 같다. 즉, 위상 이동된 기본 신호는
으로 주어지고, 필터된 고유 신호는
으로 주어지며, 여기서
으로 되어,
로 된다.
정의에 의해,
로 되므로,
및
로 되어,
으로 된다.
대체 식을 사용하면, 결과적으로
는 결과적으로
로 된다.
따라서,
로 되며, 여기서
이고,
이다. 그러므로, 위상은
로 된다.
점 밀도(N)에 따른 계단형 근사 기술의 위상 지연이 제12a도 및 제12b도에 도시되어 있다.
기본적인 것은 계단형 근사 기술의 존재한다. 이러한 기본적인 것을 기저 대역 시호에 수학적으로 통합하는(감산하는) 것은 결과적으로 신호의 진폭이 고유 신호의 진폭보다 작게 되는 것이다. 이러한 것은 원하지 않는 진폭 에러이다.
계단형 근사 방법과 관련된 위상 에러의 도출은 시스템의 출력 신호가 아래와 같은 특성을 가질 수 있음을 나타낸 것이다. 즉,
그러므로,이며,
여기서 이고,
이다.
S(t)의 크기는 아래와 같이 계산될 수 있다. 즉,
고유 신호의 진폭은 1이고, 시스템 출력 신호의 진폭은 C이다. 따라서, 진폭 에러는 (1-C)가 된다. 제13도는 점 밀도(N)이 함수로서 퍼센트 진폭 에러 [(1-C)·100]을 도시한 것이다. 여기서, 점 밀도가 증가할 때에 진폭 에러가 감소한다는 것을 알 수 있다.
총 고조파 왜곡은 제곱한 에러 함수의 적분에 의해 계산될 수 있다. 계단형 근사 기술에 대한 총 고조파 왜곡은 다음과 같다. 즉,
로 하자. 그리고 이러한 변수를 대입하면,
로 되고, 이를 다시 제곱하면,
이를 적분하면,
점 밀도의 함수로서 계단형 근사 기술에 대한 총 고조파 왜곡(THD)가 제14a도 및 제14b도로서 도시되어 있다. 계단형 근사에 대한 이론적인 THD는 대략 100·으로 되도록 계산된다. 분석으로부터 얻어진 결과는 이러한 예측값과 밀접하게 부합되었다.
계단 단계 방법에 대한 비교에서, 본 발명의 선형 근사 기술은 선형식을 사용하여 샘플링 점 n에 샘플된 점 n+1을 접속시킨다. 선형 근사는 제15도에 도시되어 있다.
점 n에서 점 n+1 까지의 이러한 선을 나타내는 식은 1(t)이며, 다음과 같다. 시간 n△t에서 고유 신호의 값은,
이고, 시간
에서 고유 신호의 값은
이며, 선의 기울기는
이고,
형태의 식은
이다.
이다.
여기서,의 범위에서 유효하다.
모든 n에 대한 선형 근사를 나타낸는 일반식은 개별적인 점 대 점 식의 합산이다.를 선형 근사식으로 하면,
선형 근사 기술과 관련된 근사 에러는 고유 신호식으로부터 선형 근사식을 간단히 감산함으로써 유도된다. 다시 말하면, e2(n,t)를 선형 근사 에러 함수로 하면,
로 된다.
제16도는 선형 근사 비필터된 에러 함수를 도시한 것이다. 에러 함수는 기저 대역 기본 주파수를 포함한다. 계단형 근사 에러 함수와 달리 선형 근사 에러 함수가 위상 지연을 포함하지 않음을 주목해야 한다. 비교를 위해, 기본 주파수는 에러 함수에서 필터될 수 있다.
기본식 f(t)는 식 f(t) = k2sin(ωt)로 주어지며, 여기서 k2는 기본 신호의 피크 진폭이고, k2는 식 k2= [1-(sin(ωn/fs)+sin(ω(n+1)/fs))]/(2sin(ωn/fs+π/N))으로 주어진다. 이러한 식은 샘플링 주파수 fs에서 샘플된 신호의 합산으로 재기록될 수 있다. 기본 신호에 대한 식은 f(n,t)이고, 그러한 것은
로 된다.
따라서, 필터된 선형 근사 에러 함수는 에러 함수(e2(t))에서 기본 함수(f(t))를 뺀 것이다. 따라서, 필터된 선형 근사 에러 함수는 e2f(n,t)로 되고, 여기서
제17도는 선형 근사 필터된 에러 함수를 도시한 것이다. 기본 신호는 더 이상 존재하지 않게 된다. 최종 신호는 이중 측 대역 압축된 반송파 신호로 된다.
빠른 푸리에 변환(FFT) 계산은 N의 다양한 값을 사용하는 선형 근사 기술의 필터된 에러 함수에 대해 수행되었다. 이러한 방법을 사용하여 발생된 샘플링 영상은 실제로 계단형 근사 방법을 사용하여 발생된 샘플링 영상보다 작다.
선형 근사 위상 에러는 아래와 같다. 기본을 나타내는 식은 f(t) = k2sin(ωt)가 되도록 계산되었다. 기본은 고유 신호와 동일한 주파수를 갖고 있으며, 고유 신호와 고관련된 위상 지연을 포함하지 않는다. 에러 함수에 대한 기본적인 기여는 진폭(k2)에 있다. 이러한 것은 원하지 않는 90°위상 이동 콤포넌트를 도입한 계단형 근사 기술에 대한 향상이다.
상술된 바와 같이, 선형 근사 방법에서는 180°이상된 기본 신호가 존재한다. 기저 대역 신호에 이러한 기본 신호를 수학적으로 합동시키는(감산하는) 것은 결과적으로 신호의 진폭을 고유 신호의 진폭보다 작게 한다. 이러한 것은 원하지 않는 진폭 에러이다.
시스템 출력 신호는 다음의 식으로 표시될 수 있다. 즉, s(t) = sin(ωt) - k2sin(ωt) 또는 s(t) = (1-k2)sin(ωt)이다.
고유 신호의 진폭은 1이고, 시스템 출력 신호의 진폭은 (1-k2)이다. 따라서, 진폭 에러는 1-(1-k2) 또는 k2가 된다. 제18도는 점 밀도(N)의 함수로서 퍼센트 진폭 에러(k2·100)을 도시한 것이다. 여기서, 진폭 에러는 점 밀도가 증가할 때에 감소한다는 것을 알 수 있다.
총 고조파 왜곡은 제곱된 에러 함수의 적분을 취함으로써 계산될 수 있다. 선형 근사 기술에 대한 총 고조파 왜곡은 아래와 같다. 즉,
여기서, a = ωn△t, b = ωn△t + ω△t)또는 ω△t(n+1)), 2πfc = ω 및 1/fs = △t로 하자. 이러한 변수를 대입하면,
되고, 이 식을 간단히 하면,
이 식을 제곱하면,
로 된다. 이 식을 다시 적분하면,
로 된다.
점 밀도(N)의 함수로서 선형 근사 기술에 대한 총 고조파 왜곡은 제18a도 및 제18b도에 도시되어 있다. 이러한 방법은 총 고조파 왜곡 내용과 계단형 근사 방법을 비교한 것은 이러한 방법이 보다 좋은 것임을 나타내는 것이다.
결론적으로, 상술된 수학적 분석은 본 발명의 선형 재구성 시스템(10)과 방법이 몇몇의 중요한 영역에서 전형적인 계단형 근사 기술에 대한 실질적인 향상을 제공한다는 것을 설명한 것이다.
이러한 영역은 앨리어스 기각, 그룹 지연, 진폭 정밀도 및 총 고조파 왜곡을 포함한다. 간단히 하기 위해, 각각의 영역은 개별적으로 합산된다. 이러한 2개의 기술의 스펙트럼 분석은 본 발명의 선형 재구성 기술이 보다 좋은 앨리어스 기각을 제공함을 나타낸다. 테스트 데이타는 표 1 내지 표 8에 요약되어 있다. 또한, 그러한 것은 계단형 근사 기술이 원하지 않은 위상 지연 에러(그룹 지연)를 도입함을 도시한 것이다. 이러한 위상 지연 에러는 점 밀도의 함수이고, 그러한 관계는 제12a도 및 제12b도에 도시되어 있다. 본 발명의 선형 재구성 기술은 이러한 에러를 도입하지 않는다.
2개의 기술은 샘플링 프로세스로부터 파생되는 이상된 기본 신호의 존재로부터 파생되는 기술과 관련된 진폭 에러를 갖고 있다. 이러한 진폭 에러는 제13도 및 제18a도에 요약되어 있다. 알 수 있는 바와 같이, 선형 재구성 기술은 계단형 근사 기술보다 50%보다 작은 진폭 에러를 갖고 있다. 또한, 총 고조파 왜곡(THD)은 선형 재구성 기술을 사용하면 실제로 작아지게 된다. 제19도는 계단형 근사 기술의 THD와 선형 재구성 기술의 THD의 비율을 도시한 것이다. 알 수 있는 바와 같이, 더 높은 점 밀도를 갖고 있는 본 발명의 선형 재구성 기술은 훨씬 낮은 THD를 제공한다. 이론적으로, 선형 재구성 기술은 계단형 근사 기술에 비해 많은 중요한 영역에서 실질적인 향상을 제공한다. 그러한 것은 현재의 모든 종래의 방법에 비해 월등히 우수한 성능을 제공한다.
본 발명의 시스템(10)의 실시예에 따라 실행된 테스트의 실험 결과는 다음과 같다. 임의의 파형 발생기는 변하는 점 밀도의 샘플된 사인 곡선을 발생시키기 위해 사용된다. 기준선을 확립하기 위해, 구분된 근사의 스펙트럼 특성은 스펙트럼 분석기에 의해 조사된다. 본 발명에 따라 불연속적으로 미분된 신호의 점 대 점 선형 재구성을 발생시킬 수 있는 적분기 회로가 설계된다. 임의의 파형 발생기는 불연속적으로 미분된 사인 곡선을 발생시키기 위해 사용된다. 임의의 파형 발생기의 출력은 선형적으로 재구성된 적분기 회로에 공급된다. 그후, 적분기 회로의 출력은 선형적으로 재구성된 신호의 스펙트럼 특성을 조사하기 위해 스펙트럼 분석기에 접속된다.
사진은 선형 재구성 기술에 대한 실제 구분적 근사를 비교하기 위한 것이며, 제20도 및 제21도는 이러한 사진을 나타낸 것이다. 제20도는 구분적 근사(계단형 근사)의 몇개의 점을 도시한 것이다. 여기서, 점 대 점 전이가 매우 매끄럽지 못하고, 상승하는 계단형과 같이 보이는 것을 알 수 있다. 제21도는 본 발명의 선형 재구성 기술을 이용하여 접속된 동일한 점을 도시한 것이다. 여기서, 본 발명의 선형 재구성 기술이 훨씬 우선하다는 것을 확실히 알 수 있다. 그러한 것은 고유 신호에 더 밀접하게 근사한 계단 단계(stair step)와 무관한 신호를 발생시킨다.
본 발명의 선형 재구성 기술은 계단형의 구분적 근사 기술의 비교할 때에 재생된 신호의 스펙트럼 특성에서 실질적인 향상을 제공한다. 표 9 내제 표 16은 계단형 근사와 선형 근사 기술에 대해 수행된 테스트의 결과를 표시한 것이다. 이상형의 결과는 2개의 기술의 필터된 에러 함수적으로 수학적으로 계산되어 dBm으로 변환된다. 측정된 결과는 임의의 파형 발생기, 적분기 회로 및 스펙트럼 분석기를 사용하여 관찰한 것이다. 계단형 근사의 측정된 왜곡은 이론적인 예측보다 더 잘 나타난다. 이러한 것은 임의의 파형 분석기 내부에 사용된 증폭기의 자연적인 필터링(대역 제한 처리)에 의해 발생된다. 기구 노이즈 플로어는 선형 재구성 방법으로 측정된 추가 노이즈를 고려한 것이다.
따라서, 본 발명은 숫자화된 선형 디지탈-아날로그 변환의 미분을 이용하고, 고유 아날로그 신호의 정밀 재생을 제공하기 위해 적분에 뒤이어 신호가 발생되는 향상된 선형 신호 재구성 시스템 및 그 방법을 기술하였다. 상술된 실시예가 본 발명의 원리의 응용을 나타내는 많은 특정한 실시예 중 소정의 실시예만을 예시한 것임을 이해해야 한다. 확실히 다양하고 다른 장치는 본 발명의 범위를 벗어남이 없이 본 기술에 숙련된 기술자에 의해 쉽게 창안될 수 있다.

Claims (4)

  1. 기록되어 숫자화된 표시로부터 고유 아날로그 신호를 재구성하기 위한 신호 재구성 시스템에 있어서, 대응하는 고유 아날로그 신호의 기록된 버전인 숫자화된 신호원; 상기 숫자화된 신호원에 결합되고, 미분되어 숫자화된 신호를 제공하기 위해 상기 숫자화된 신호를 미분하기 위한 미분 회로; 상기 미분 회로에 결합되고, 상기 미분되어 숫자화된 신호를 대응하는 미분된 아날로그 신호로 변환하기 위한 디지탈-아날로그 변환기 회로; 및 상기 디지탈-아날로그 변환기 회로에 결합되고, 상기 고유 아날로그 신호에 대응하는 재구성된 아날로그 신호를 제공하기 위해 상기 미분된 아날로그 신호를 적분하기 위한 적분 회로를 포함하고, 상기 미분 회로가 직렬로 숫자화된 신호를 좌측 및 우측 채널에 대응하는 2개의 셋트의 병렬로 숫자화된 신호로 변환하기 위한 직렬-병렬 변환 회로; 상기 직렬-병렬 변환 회로의 출력들에 결합되고, 각각의 출력이 래치로부터 유도된 신호를 감산하는 디지탈 감산 회로에 결합되며, 그 출력이 출력 래치에 결합된 제1 및 제2 직렬 결합 래치를 각각 포함하는 제1 및 제2 디지탈 미분 회로; 및 상기 제1 및 제2 디지탈 미분 회로의 출력 래치의 각각의 출력에 결합된 병렬-직렬 변환 회로를 포함하며,상기 적분 회로가 상기 미분된 아날로그 신호를 적분하는 선형 재구성 회로; 및 상기 선형 재구성 회로에 결합되고, 상기 적분 회로의 저주파수 응답을 향상시키는 저주파수 보상 회로를 포함하는 것을 특징으로 하는 신호 재구성 시스템.
  2. 제1항에 있어서, 상기 숫자화된 신호원이 기록된 광 신호를 대응하는 디지탈 전기 신호로 변환하기 위한 수단; 및 상기 디지탈 전기 신호를 필터링하기 위한 디지탈 필터를 포함하는 것을 특징으로 하는 신호 재구성 시스템.
  3. 제2항에 있어서, 상기 기록된 광 신호를 대응하는 디지탈 전기 신호로 변환하기 위한 상기 수단이 상기 고유 아날로그 신호에 대응하는 미리 기록된 광 패턴을 갖고 있는 광 디스크 트랜스포트 메카니즘; 및 상기 미리 기록된 광 패턴을 상기 대응하는 디지탈 전기 신호로 변환하기 위한 디코더를 포함하는 것을 특징으로 하는 신호 재구성 시스템.
  4. 기록되어 숫자화된 표시로부터 고유 아날로그 신호를 재구성하기 위한 신호 재구성 방법에 있어서, 대응하는 아날로그 신호의 기록된 버전인 숫자화된 신호원을 제공하는 단계; 미분되어 숫자화된 신호를 제공하기 위해 상기 숫자화된 신호를 미분하는 단계; 상기 미분되어 숫자화된 신호를 대응하는 미분된 아날로그 신호로 변환하는 단계; 및 상기 고유 아날로그 신호에 대응하는 재구성된 아날로그 신호를 제공하기 위해 상기 미분된 아날로그 신호를 적분하는 단계를 포함하고, 상기 미분화된 단계가 직렬로 숫자화된 신호를 2개의 셋트의 병렬로 숫자화된 신호로 변환하는 단계; 각각의 셋트의 병렬로 숫자화된 신호에 대해, 상기 병렬로 숫자화된 신호의 연속적인 신호를 순차적으로 래칭하는 단계; 미분된 신호를 갖는 출력 신호를 제공하기 위해 상기 각각의 순차적으로 래치된 신호를 감산하는 단계; 래치되어 미분된 신호를 제공하기 위해 상기 미분된 신호를 래칭하는 단계; 및 각각의 셋트의 병렬로 숫자화된 신호로부터 상기 래치되어 미분된 신호를 직렬 셋트의 미분된 신호 내에 결합하는 단계를 포함하며, 상기 적분하는 단계가 적분된 아날로그 신호를 제공하기 위해 상기 미분된 아날로그 신호를 적분하는 단계; 및 상기 저주파수 응답을 증가시키기 위해 상기 적분된 아날로그 신호의 저주파수 응답을 증대시키는 단계를 포함하는 것을 특징으로 하는 신호 재구성 방법.
KR1019930008108A 1992-05-13 1993-05-12 선형 신호 재구성 시스템 및 그 방법 KR0129785B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US07/882,212 US5268688A (en) 1992-05-13 1992-05-13 Linear signal reconstruction system and method
US7/882,212 1992-05-13

Publications (2)

Publication Number Publication Date
KR930023852A KR930023852A (ko) 1993-12-21
KR0129785B1 true KR0129785B1 (ko) 1998-10-01

Family

ID=25380138

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019930008108A KR0129785B1 (ko) 1992-05-13 1993-05-12 선형 신호 재구성 시스템 및 그 방법

Country Status (6)

Country Link
US (1) US5268688A (ko)
EP (1) EP0569989B1 (ko)
JP (2) JPH0661854A (ko)
KR (1) KR0129785B1 (ko)
AU (1) AU656673B2 (ko)
DE (1) DE69306300T2 (ko)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1993026093A1 (en) * 1992-06-17 1993-12-23 Advantest Corporation Waveform a/d converter and d/a converter
US5748126A (en) * 1996-03-08 1998-05-05 S3 Incorporated Sigma-delta digital-to-analog conversion system and process through reconstruction and resampling
US6075475A (en) * 1996-11-15 2000-06-13 Ellis; Randy E. Method for improved reproduction of digital signals
US5859605A (en) * 1997-01-24 1999-01-12 Hughes Electronics Corporation Digital waveform generator and method for synthesizing periodic analog waveforms using table readout of simulated Δ- Σ analog-to-digital conversion data
KR100486206B1 (ko) * 1997-08-27 2005-08-25 삼성전자주식회사 적분선형성에러감소방법및적분선형성에러감소기능을갖는디지탈-아날로그변환장치
DE60033407T2 (de) * 1999-07-09 2007-11-29 Niigata Seimitsu Co., Ltd., Jouetsu Vorrichtung zum erzeugen von wellenformdaten durch abgetastete funktionen
US7068788B2 (en) * 2001-01-04 2006-06-27 Maxim Integrated Products, Inc. Data encryption for suppression of data-related in-band harmonics in digital to analog converters
WO2003023970A2 (en) * 2001-09-07 2003-03-20 Microsemi Corporation Serial data interface with reduced power consumption
TWI222628B (en) * 2003-07-09 2004-10-21 Mediatek Inc Method of vertical deviation disc detection
ATE429075T1 (de) * 2003-07-23 2009-05-15 Thunder Creative Technologies Verzerrungsarmer digital/analog-umsetzer und digitales signal-synthesizer-system
US20050113948A1 (en) * 2003-11-22 2005-05-26 Own Christopher S. Digital-to-analog audio conversion
CN103270468B (zh) * 2010-12-23 2016-04-06 马维尔国际贸易有限公司 低存储器使用的任意波形表示或生成

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1404768A (en) * 1971-12-08 1975-09-03 British Aircraft Corp Ltd Waveform generators
US3956700A (en) * 1975-04-18 1976-05-11 Bell Telephone Laboratories, Incorporated Two-feedback-path delta modulation system with circuits for reducing pulse width modulation
US4214231A (en) * 1979-03-26 1980-07-22 The United States Of America As Represented By The Secretary Of The Army In-bore telemetry information measuring system
US4593271A (en) * 1985-01-16 1986-06-03 At&T Bell Laboratories Higher order interpolation for digital-to-analog conversion
JPS63294128A (ja) * 1987-05-27 1988-11-30 Matsushita Electric Ind Co Ltd ディジタル・アナログ変換装置
JP2543095B2 (ja) * 1987-09-14 1996-10-16 松下電器産業株式会社 オ―バ―サンプリング型ｄ／ａ変換器
US4937807A (en) * 1987-10-15 1990-06-26 Personics Corporation System for encoding sound recordings for high-density storage and high-speed transfers
JPH02121413A (ja) * 1988-10-29 1990-05-09 Shinshirasuna Denki Kk 雑音除去回路
JPH03178223A (ja) * 1989-12-06 1991-08-02 Shinshirasuna Denki Kk デジタル／アナログ変換回路
JP3111481B2 (ja) * 1991-02-22 2000-11-20 オンキヨー株式会社 デジタル／アナログ変換回路

Also Published As

Publication number Publication date
JPH10122U (ja) 1998-05-15
EP0569989A2 (en) 1993-11-18
EP0569989B1 (en) 1996-12-04
US5268688A (en) 1993-12-07
JPH0661854A (ja) 1994-03-04
DE69306300T2 (de) 1997-06-05
AU3856093A (en) 1993-11-18
DE69306300D1 (de) 1997-01-16
EP0569989A3 (en) 1994-12-07
AU656673B2 (en) 1995-02-09
KR930023852A (ko) 1993-12-21

Similar Documents

Publication Publication Date Title
KR0129785B1 (ko) 선형 신호 재구성 시스템 및 그 방법
CN1317880A (zh) 用于模拟－数字变换的依赖于载波的抖动
Sedláček et al. Interpolations in frequency and time domains used in FFT spectrum analysis
JPH03177113A (ja) ディジタル―アナログ変換器
US6359577B1 (en) Multiple digital-to-analog system with analog interpolation
Hejn et al. Measurement and enhancement of multistage sigma-delta modulators
Zhuang et al. Accurate spectral testing with impure test stimulus for multi-tone test
Mansour et al. Design and implementation of a platform for experimental testing and validation of analog-to-digital converters: static and dynamic parameters
von Schroeter Frequency warping with arbitrary allpass maps
BELEGA Testing of ADCs by frequency-domain analysis in multi-tone mode
Potchinkov Digital signal processing methods of global nonparametric frequency domain audio testing
JP3125225B2 (ja) デジタル／アナログ変換器
JP2775570B2 (ja) 歪み付加装置
Belcher Multi-tone testing of quantisers using PRBS signals
Jongepier Fast test method for serial A/D and D/A converters
Nishimura et al. Measurement of sampling jitter in analog-to-digital and digital-to-analog converters using analytic signals
KR0133499B1 (ko) 초퍼 안정화 사그마-델타 아날로그 디지탈 변환기
Ghittori et al. Analysis of the ideal SFDR limit for an N bit digital-to-analog converter
JP2751177B2 (ja) ディジタル・アナログ変換装置
Halbert et al. Selection of test signals for DSP-based testing of digital audio systems
Bowman et al. Design and performance of a noise shaping, pulse width modulated, digital to analogue converter
Abuelma'atti Spectrum of a nonlinearly quantised equal-amplitude dual-tone signal
JP2001502432A (ja) 掃引周波数装置試験
Davis et al. Digital compensation of analog circuit imperfections in a 2-stage 6th order Σ–Δ modulator
Belcher et al. Synthesized test signals for digital audio

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20041021

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee