KR930020715A - Cmos 트랜지스터 제조방법 - Google Patents
Cmos 트랜지스터 제조방법 Download PDFInfo
- Publication number
- KR930020715A KR930020715A KR1019920003760A KR920003760A KR930020715A KR 930020715 A KR930020715 A KR 930020715A KR 1019920003760 A KR1019920003760 A KR 1019920003760A KR 920003760 A KR920003760 A KR 920003760A KR 930020715 A KR930020715 A KR 930020715A
- Authority
- KR
- South Korea
- Prior art keywords
- well
- photoresist
- forming
- photoresist pattern
- gate electrode
- Prior art date
Links
Landscapes
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
본 발명은 고집적 반도체 소자의 CMOS 트랜지스터의 제조방법에 관한 것으로 상기 N-웰 및 P-웰 상부에 게이트 산화막 및 게이트 전극을 각각 형성하는 단계와, 전체적으로 제2감광막을 도포한 다음, 예정된 부분의 제2감광막을 제거하여 N-웰 상부와 P-웰의 게이트 전극 상부에 제2감광막 패턴의 감광막을 좌, 우측으로 일정부분 흘러내리도록 한 다음, N형 고농도 불순물을 P-웰로 이온주입시켜 N형 소오스/드레인 및 LDD 영역을 형성하는 단계와, 상기 제2감광막 패턴을 제거한 후, 전체구조 상부에 제3감광막을 도포하고, N-웰 상부의 제3감광막을 제거하여 제3감광막 패턴을 제거한 다음, P형 고농도 불순물을 N-웰로 이온주입하여 P형 소오스/드레인을 형성하는 단계로 이루어지는 기술에 관한 것이다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2a도 내지 제2d도는 본 발명에 의해 CMOS 트랜지스터 제조방법을 도시한 단면도이다.
Claims (2)
- 실리콘 기관내에 N-웰 및 P-웰을 각각 형성하고, 예정된 영역에 필드산화막을 형성한 다음, 상기 N-웰 및 P-웰 상부에 PMOS 트랜지스터 및 NMOS 트랜지스터를 형성하는 CMOS 트랜지스터 제조방법에 있어서, 상기N-웰 및 P-웰 상부에 게이트 산화막 및 게이트 전극을 각각 형성하는 단계와, 전체적으로 제2감광막을 도포한다음, 예정된 부분의 제2감광막을 제거하여 N-웰 상부와 P-웰의 게이트 전극 상부에 제2감광막 패턴을 형성하는 단계와, 열처리 공정으로 제2감광막 패턴의 감광막을 좌,우측으로 일정부분 흘러내리도록한 다음, N형 고농도 불순물을 P-웰로 이온주입시켜 N형 소오스/드레인 및 LDD 영역을 형성하는 단계와, 상기 제2감광막 패턴을 제거한 다음, P형 고농도 불순물을 N-웰로 이온주입하여 P형 소오스/드레인을 형성하는 단계로 이루어지는 것을 특징으로 하는 CMOS 트랜지스터 제조방법.
- 제1항에 있어서, 상기 제2감광막 패턴 형성단계에서, P-웰의 게이트전극 상부에 형성되는 제2감광막 패턴을 게이트 전극의 선폭보다 조금더 넓게 형성되도록 하는 것을 특징으로 하는 CMOS 트랜지스터 제조방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019920003760A KR930020715A (ko) | 1992-03-07 | 1992-03-07 | Cmos 트랜지스터 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019920003760A KR930020715A (ko) | 1992-03-07 | 1992-03-07 | Cmos 트랜지스터 제조방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR930020715A true KR930020715A (ko) | 1993-10-20 |
Family
ID=67257147
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019920003760A KR930020715A (ko) | 1992-03-07 | 1992-03-07 | Cmos 트랜지스터 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR930020715A (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100358571B1 (ko) * | 1999-12-31 | 2002-10-25 | 주식회사 하이닉스반도체 | 반도체소자의 제조방법 |
-
1992
- 1992-03-07 KR KR1019920003760A patent/KR930020715A/ko not_active Application Discontinuation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100358571B1 (ko) * | 1999-12-31 | 2002-10-25 | 주식회사 하이닉스반도체 | 반도체소자의 제조방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2861624B2 (ja) | 半導体装置の製造方法 | |
| SE0004027L (sv) | Integrering av självinriktade mos-högspänningskomponenter | |
| US4562638A (en) | Method for the simultaneous manufacture of fast short channel and voltage-stable MOS transistors in VLSI circuits | |
| KR910019246A (ko) | 자동배열된 실리사이드 cmos 처리에서의 esd 보호용 n- 채널 클램프 | |
| JPH0536917A (ja) | 相補型半導体装置の製造方法 | |
| ATE24070T1 (de) | Verfahren zum herstellen von hochintegrierten komplementaeren mosfeldeffekttransistorschaltungen in siliziumgate- technologie. | |
| DE60139068D1 (de) | Herstellungsverfahren für halbleiterbauelement | |
| KR940022793A (ko) | 반도체 장치 및 그의 제조방법 | |
| KR970018223A (ko) | 반도체 집적 회로의 제조 방법 | |
| KR930020715A (ko) | Cmos 트랜지스터 제조방법 | |
| KR890011116A (ko) | 분리 능력이 증가된 mos 트랜지스터 및 이의 제조 방법 | |
| KR960039273A (ko) | 반도체 소자의 제조방법 | |
| KR960043050A (ko) | 반도체 소자의 트랜지스터 제조방법 | |
| KR100278910B1 (ko) | 반도체소자 및 그 제조방법 | |
| KR100326805B1 (ko) | 씨모스트랜지스터의제조방법 | |
| KR930020736A (ko) | 접합 항복 전압(junction breakdown voltage)을 높이는 CMOS 제조방법 | |
| KR970024177A (ko) | 모스 트랜지스터 제조방법 | |
| KR980005871A (ko) | 반도체 장치 제조 방법 | |
| KR940006277A (ko) | 반도체 장치 | |
| KR970008582A (ko) | 반도체 장치의 제조방법 | |
| KR930018742A (ko) | Mosfet의 제조방법 | |
| KR950015660A (ko) | 반도체 장치의 LDD(Lightly Doped Drain) 트랜지스터 제조방법 | |
| KR970013009A (ko) | 고집적 반도체 장치의 웰 (Well) 형성방법 | |
| KR980005869A (ko) | 씨모스 전계효과 트랜지스터(fet)의 제조방법 | |
| KR970013333A (ko) | 특성 개선을 위한 반도체소자 및 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Withdrawal due to no request for examination |