KR930018742A - Mosfet의 제조방법 - Google Patents
Mosfet의 제조방법 Download PDFInfo
- Publication number
- KR930018742A KR930018742A KR1019920001925A KR920001925A KR930018742A KR 930018742 A KR930018742 A KR 930018742A KR 1019920001925 A KR1019920001925 A KR 1019920001925A KR 920001925 A KR920001925 A KR 920001925A KR 930018742 A KR930018742 A KR 930018742A
- Authority
- KR
- South Korea
- Prior art keywords
- forming
- gate electrode
- photoresist pattern
- photoresist
- silicon substrate
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 7
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract 20
- 239000000758 substrate Substances 0.000 claims abstract 10
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract 9
- 229910052710 silicon Inorganic materials 0.000 claims abstract 9
- 239000010703 silicon Substances 0.000 claims abstract 9
- 239000012535 impurity Substances 0.000 claims abstract 7
- 238000000034 method Methods 0.000 claims abstract 5
- 150000002500 ions Chemical class 0.000 claims abstract 3
- 238000005468 ion implantation Methods 0.000 claims abstract 2
- 238000010030 laminating Methods 0.000 claims 2
- 238000000151 deposition Methods 0.000 abstract 1
Abstract
본 발명은 MOSFET의 제조방법에 관한 것으로 실리콘 기판 상부에 게이트 산화막, 전도층, 감광막을 적층하고, 포토공정으로 게이트 전극용 감광막 패턴을 형성하고, 노출된 전도층을 제거하여 게이트 전극을 형성하는 단계와, 상기 감광막 패턴을 플로우시켜 게이트전극 측면에 감광막 스페이서를 형성하는 단계와, 고농도 불순물을 실리콘 기판으로 이온주입하여 소오스 및 드레인을 형성하는 단계와, 상기 감광막 스페이서를 제거한 후 저농도 불순물을 실리콘 기판으로 이온주입하여 LDD를 형성하는 단계로 이루어지는 기술이다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2a도 내지 제2c도는 본 발명의 제1실시예에 의해 MOSFET를 제조하는 단계를 도시한 단면도.
제3a도 내지 제3e도는 본 발명 제2실시예에 의해 MOSFET를 제조하는 단계를 도시한 단면도.
Claims (4)
- MOSFET의 제조방법에 있어서, 실리콘 기판 상부에 게이트 산화막, 전도층, 감광막을 적층하고, 포토공정으로 게이트 전극용 감광막 패턴을 형성하고, 노출된 전도층을 제거하여 게이트 전극을 형성하는 단계와, 상기 감광막 패턴을 플로우시켜 게이트전극 측면에 감광막 스페이서를 형성하는 단계와, 고농도 불순물을 실리콘 기판으로 이온주입하여 소오스 및 드레인을 형성하는 단계와, 상기 감광막 스페이서를 제거한 후 저농도 불순물을 실리콘 기판으로 이온주입하여 LDD를 형성하는 단계로 이루어지는 것을 특징으로 하는 MOSFET의 제조방법.
- 제1항에 있어서, 상기 감광막 스페이서를 형성하는 것을 핫플레이트 오븐에서 예정된 온도 및 예정된 시간을 유지시켜 감광막 패턴의 일부가 게이트전극 측면에 플로우되도록 하는 것을 특징으로 하는 MOSFET의 제조방법.
- CMOS 제조방법에 있어서, 실리콘 기판의 예정된 부분에 필드산화막을 형성하고, 노출된 실리콘 기판에 게이트 산화막, 전도층, 감광막을 적층하는 단계와, 포토공정으로 감광막 패턴을 형성하고, 노출된 전도층을 제거하여 게이트 전극을 형성하고, 감광막 패턴을 플로우시켜 게이트전극 측면에 감광막 스페이서를 형성하는 단계와, 예정된 PMOS 트랜지스터 상부에 감광막 패턴을 형성하고, 노출된 NMOS 트랜지스터의 시리콘 기판에 고농도 N형 불순물을 이온주입하여 소오스 및 드레인을 형성하는 단계와, 상기 감광막 패턴, 게이트전극 상부의 감광막 패턴 및 게이트전극 측면의 감광막 스페이서를 제거하고, 저농도 N형 불순물을 이온주입하여 LDD를 형성하는 단계와, 예정된 NMOS 트랜지스터 상부에 감광막 패턴을 형성하고, 노출된 PMOS 트랜지스터의 실리콘 기판에 고농도 P형 불순물을 이온주입하여 소오스 및 드레인을 형성하는 단계로 이루어지는 것을 특징으로 하는 CMOS 트랜지스터 제조방법.
- 제3항에 있어서, 상기 감광막 스페이서를 형성하는 것을 핫 플레이트 오븐에서 예정된 온도 및 예정된 시간을 유지시켜 감광막 패턴의 일부가 게이트 전극 측면에 플로우되도록 하는 것을 특징으로 하는 CMOS 트랜지스터의 제조방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR930018742A true KR930018742A (ko) | 1993-09-22 |
Family
ID=
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100328690B1 (ko) * | 1995-12-30 | 2002-11-08 | 주식회사 하이닉스반도체 | 반도체 소자의 접합 형성방법 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100328690B1 (ko) * | 1995-12-30 | 2002-11-08 | 주식회사 하이닉스반도체 | 반도체 소자의 접합 형성방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7696033B2 (en) | Method of fabricating complementary metal-oxide semiconductor (CMOS) thin film transistor (TFT) | |
| KR950034740A (ko) | 반도체장치 및 그 제조방법 | |
| KR970018223A (ko) | 반도체 집적 회로의 제조 방법 | |
| TW349273B (en) | Fabrication method of semiconductor device containing N- and P-channel MOSFETS | |
| KR930018742A (ko) | Mosfet의 제조방법 | |
| JPS61156858A (ja) | 相補型ｍｏｓ電界効果トランジスタの製造方法 | |
| KR960039273A (ko) | 반도체 소자의 제조방법 | |
| KR960043050A (ko) | 반도체 소자의 트랜지스터 제조방법 | |
| KR940009641B1 (ko) | 마스크롬 제조방법 | |
| KR0161848B1 (ko) | 반도체소자 제조방법 | |
| KR970053040A (ko) | Cmos 트랜지스터의 제조 방법 | |
| KR970004093A (ko) | 스태틱 램의 박막 트랜지스터 및 그 제조 방법 | |
| KR920007215A (ko) | 다층구조의 시모스 트랜지스터의 제조방법 | |
| JPS5832448A (ja) | 相補型ｍｏｓ電界効果トランジスタの製造方法 | |
| KR950024331A (ko) | 반도체 소자 제조방법 | |
| KR970008572A (ko) | 씨모스 트랜지스터 및 그 제조방법 | |
| KR950024271A (ko) | 반도체 장치의 콘택 형성 방법 | |
| KR970053906A (ko) | 씨모스(cmos)에서 듀얼 게이트 전극 제조방법 | |
| KR940010271A (ko) | 반도체 소자 제조방법 | |
| JPH07142593A (ja) | 半導体装置の製造方法 | |
| KR930020715A (ko) | Cmos 트랜지스터 제조방법 | |
| KR19990061114A (ko) | 반도체 소자의 모스펫 제조방법 | |
| KR970003691A (ko) | 반도체 소자의 트랜지스터 제조방법 | |
| KR970054506A (ko) | 레이저를 이용한 완전 자기 정합형 박막 트랜지스터의 제조 방법 | |
| KR970053069A (ko) | 모오스 전계 효과 트랜지스터 제조 방법 |