KR930015670A - Horizontal Blanking Signal Generator for Multiple Scan Rate Operation - Google Patents

Horizontal Blanking Signal Generator for Multiple Scan Rate Operation Download PDF

Info

Publication number
KR930015670A
KR930015670A KR1019920023788A KR920023788A KR930015670A KR 930015670 A KR930015670 A KR 930015670A KR 1019920023788 A KR1019920023788 A KR 1019920023788A KR 920023788 A KR920023788 A KR 920023788A KR 930015670 A KR930015670 A KR 930015670A
Authority
KR
South Korea
Prior art keywords
signal
timing signal
horizontal
timing
generating
Prior art date
Application number
KR1019920023788A
Other languages
Korean (ko)
Other versions
KR100256160B1 (en
Inventor
유진 펀슬러 로날드
트루스칼로 월터
Original Assignee
죠셉 제이. 락스
톰슨 콘슈머 일렉트로닉스, 인코오포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 죠셉 제이. 락스, 톰슨 콘슈머 일렉트로닉스, 인코오포레이티드 filed Critical 죠셉 제이. 락스
Publication of KR930015670A publication Critical patent/KR930015670A/en
Application granted granted Critical
Publication of KR100256160B1 publication Critical patent/KR100256160B1/en

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00Details of television systems
    • H04N5/04Synchronising
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N3/00Scanning details of television systems; Combination thereof with generation of supply voltages
    • H04N3/10Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical
    • H04N3/16Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical by deflecting electron beam in cathode-ray tube, e.g. scanning corrections
    • H04N3/24Blanking circuits

Abstract

수평 편향 시스템에서, nfH타이밍 신호는 비디오 신호의 fH수평 동기 성분과 동기적으로 발생된다. 여기서 nfH는 fH보다 더 높은 주파수이다. 제1회로(18)는 nfH타이밍 신호에 응답하여 사기 nfH타이밍 신호와 동기적으로 nfH주사 동기신호를 발생한다. 수평 편향단(20)은 nfH에서 동작 가능하고 nfH주사 동기 신호에 응답한다. 제2회로(17)는 동일한 nfH타이밍 신호에 응답하여 수평 블랭킹 펄스를 발생하다. nfH타이밍 신호는 제1위상 고정루프(14)와 주파수 제산기(16)에 의해 발생될 수 있다. nfH타이밍 회로에 응답하는 제1회로(18)는 제2위상 고정루프로 포함할 수 있다.H타이밍 신호에 응답하는 제2회로(17)는 구동기/인버터(19)를 포함할 수 있다. 수평 블랭킹 펄스는 수직 블랭킹 펄스와 조합되어 복합 블랭킹 신호를 형성한다.In a horizontal deflection system, the nf H timing signal is generated synchronously with the f H horizontal synchronization component of the video signal. Where nf H is a higher frequency than f H. The first circuit 18 generates an nf H scan synchronization signal in synchronization with the fraudulent nf H timing signal in response to the nf H timing signal. The horizontal deflection stage 20 is operable in response to nf nf H and H scan synchronizing signal. The second circuit 17 generates a horizontal blanking pulse in response to the same nf H timing signal. The nf H timing signal may be generated by the first phase fixed loop 14 and the frequency divider 16. The first circuit 18 responsive to the nf H timing circuit may comprise a second phase fixed loop. The second circuit 17 responsive to the H timing signal may include a driver / inverter 19. The horizontal blanking pulse is combined with the vertical blanking pulse to form a composite blanking signal.

Description

다중 주사 비율 동작을 위한 수평 블랭킹 신호 발생 장치Horizontal Blanking Signal Generator for Multiple Scan Rate Operation

본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음As this is a public information case, the full text was not included.

제1도는 주파수 변환기를 통해 접속된 두개의 위상 고정 루프를 포함하고 있는 본 발명에 따른 수평 동기화회로 및 수평 블랭킹 발생기의 블록도, 제2도는 32fH/16 제산기로서 제1도에서 도시된 주파수 변환기를 실행하기 위한 디지탈 회로의 블럭도, 제3도는 제1도에 도시된 수평 블랭킹 발생기를 실행하기 위한 회로를 개략적으로 도시한 도면.FIG. 1 is a block diagram of a horizontal synchronization circuit and a horizontal blanking generator in accordance with the invention comprising two phase locked loops connected via a frequency converter, and FIG. 2 is a frequency shown in FIG. 1 as a 32f H / 16 divider. 3 is a block diagram of a digital circuit for executing the transducer, and FIG. 3 schematically shows a circuit for executing the horizontal blanking generator shown in FIG.

Claims (16)

fH에서 동작 가능하고 비디오 신호의 수평 동기 성분과 동기화되는 제1위상 고정 루프(14)와; 상기 제1위상 고정 루프(14)의 출력으로부터 nfH타이밍 신호, n은 정수, 를 유도해내는 fH/nfH변환기(16)와; nfH에서 동작하는 편향단(20)을 위한 nfH주사 동기 신호를 발생하도록 상기 nfH타이밍 신호와 동기화되는 제2위상 고정 루프(18)를 포함하는 장치에 있어서, 상기 nfH타이밍 신호에 응답하여 상기 편향단의 수평 리트레이스 간격동안 전자빔을 디세이블링하는 블랭킹 신호를 발생하도록 동작하는 수단(17)을 포함하는 것을 특징으로 하는 장치.a first phase locked loop 14 operable at f H and synchronized with the horizontal sync component of the video signal; An f H / nf H converter (16) which derives an nf H timing signal, n is an integer, from the output of the first phase locked loop (14); An apparatus for a biasing stage 20, a second phase locked loop 18, which is synchronized with said nf H timing signal to generate nf H scan synchronizing signal for operating at nf H, in response to said nf H timing signal Means (17) operative to generate a blanking signal for disabling the electron beam during the horizontal retrace interval of the deflection stage. 제1항에 있어서, 상기 제1위상 고정 루프(14)의 일부를 형성하고, 상기 fH/nfH변환기가 응답하는 상기 출력들중 하나의 출력(32fH)을 제공하는 mfH오실레이터(13), m은 n의 정수배인 수,를 포함하는 것을 특징으로 하는 장치.Mf H oscillator (13) according to claim 1, which forms part of the first phase locked loop (14) and provides an output (32f H ) of one of the outputs to which the f H / nf H converter responds. ), m is a number that is an integer multiple of n. 제2항에 있어서, 상기 m은 32이고 상기 n은 2인 것을 특징으로 하는 장치The device of claim 2, wherein m is 32 and n is 2. 4. 제1항에 있어서, 상기 n은 2인 것을 특징으로 하는 장치.2. The apparatus of claim 1, wherein n is two. 제1항에 있어서, 상기 fH/nfH변환기(16)는 클록 신호(32fH)를 제한하는 카운터(38)을 포함하고, 상기 수평 블랭킹 신호는 상기 클록 신호 주기의 정수배에 의해 한정된 폭으로 된 펄스를 갖는 것을 특징으로 하는 장치.2. The system of claim 1, wherein the f H / nf H converter 16 includes a counter 38 that limits the clock signal 32f H , wherein the horizontal blanking signal is of a width defined by an integer multiple of the clock signal period. Characterized in that it has a pulse. 제1항에 있어서, 상기 수평 블랭킹 신호를 수직 블랭킹 신호와 조합하여 복합 블랭킹 신호를 형성하는 수단(CR2, CR3, Q2)를 포함하는 것을 특징으로 하는 장치.2. An apparatus according to claim 1, comprising means (CR2, CR3, Q2) for combining the horizontal blanking signal with a vertical blanking signal to form a composite blanking signal. 주파수 fH에서 수평 동기 성분을 갖는 비디오 신호가 인가되고 mfH신호에서 신호를 발생하는 오실레이터(13)를 포함하는 제1위상 고정 루프(14)와; 상기 mfH신호를 제산함으로써 상기 mfH신호를 nfH타이밍 신호로 변환시키는 주파수 제산기(16)와; nfH에서 동작하는 편향단(20)을 위한 nfH주사 동기 신호를 발생하도록 상기 nfH타이밍 신호와 동기화되는 제2위상 고정 루프(18)와; 상기 nfH타이밍 신호와 상기 mfH신호의 위상관계를 제어하도록 선택된 개시 숫자를 상기 주파수 제산기(16)에 연속적으로 공급하는 수단(μP BUS)을 포함하는 수평 블랭킹 신호발생기에 있어서, 상기 2fH타이밍 신호에 응답하여 비디오 신호 수평 블랭킹 펄스를 발생하는 수단(17)을 포함하는 것을 특징으로 하는 수평 블랭킹 신호 발생기.A first phase locked loop 14 comprising an oscillator 13 to which a video signal having a horizontal synchronization component at frequency f H is applied and which generates a signal in the mf H signal; By dividing the mf H signal and the frequency divider 16 which converts the H signal to the mf nf H timing signal; The second phase locked loop 18, which is synchronized with said nf H timing signal to generate nf H scan synchronizing signal for deflection stage 20 operating at nf H and; In the horizontal blanking signal generator comprising means (μP BUS) for continuously supplying to said nf H timing signal and the mf H signal phase relationships of the frequency divider 16, a selected start number to the control of the 2f H Means (17) for generating a video signal horizontal blanking pulse in response to a timing signal. 제7항에 있어서, 상기 nfH타이밍 신호를 하나의 위상 및 펄스 폭에서 변경시키는 수단을 추가로 포함하는 것을 특징으로 하는 수평 블랭킹 신호 발생기.8. The horizontal blanking signal generator of claim 7, further comprising means for altering the nf H timing signal in one phase and pulse width. 제7항에 있어서, 상기 n은 2인 것을 특징으로 하는 수평 블랭킹 신호 발생기.8. The horizontal blanking signal generator of claim 7, wherein n is two. 제7항에 있어서, 상기 m은 32이고 상기 n은 2인 것을 특징으로 하는 수평 블랭킹 신호 발생기.8. The horizontal blanking signal generator of claim 7, wherein m is 32 and n is 2. 비디오 신호의 fH수평 동기 성분과 동기적으로 nfH타이밍 신호 nfH는 fH보다 더 높은 주파수를 발생하는 수단(14, 16)과; 상기 nfH타이밍 신호에 응답하여 상기 nfH타이밍 신호와 동기적으로 nfH주사 동기 신호를 발생하는 수단(14,16)과; 상기 nfH타이밍 신호에 응답하여 상기 nfH타이밍 신호와 동기적으로 nfH주사 동기 신호를 발생 하는 제1수단(18)과; nfH에서 동작 가능하고 상기 nfH주사 동기 신호에 응답하는 수평 편향단(20)을 포함하는 수평 편향 시스템에 있어서, 상기 nfH타이밍 신호에 응답하여 수평 블랭킹 펄스를 발생하는 제2수단(17)을 포함하는 것을 특징으로 하는 수평 편향 시스템.As f H horizontal synchronizing component in synchronism with the video signal nf nf H timing signal H is means for generating a higher frequency than f H (14, 16) and; Means (14,16) for generating an nf H scan synchronization signal in synchronization with the nf H timing signal in response to the nf H timing signal; First means (18) for generating an nf H scan synchronization signal in synchronism with the nf H timing signal in response to the nf H timing signal; In the horizontal deflection system including the horizontal deflection stage (20) operatively responsive to said nf H scan synchronizing signal at nf H, a second means for generating a horizontal blanking pulse in response to said nf H timing signal 17 Horizontal deflection system comprising a. 제11항에 있어서, 상기 수평 블랭킹 펄스를 수직 블랭킹 펄스와 조합하여 복합 블랭킹 신호를 형성하는 수단(CR2, CR3, Q2)를 포함하는 것을 특징으로 하는 수평 편향 시스템.12. The horizontal deflection system according to claim 11, comprising means (CR2, CR3, Q2) for combining the horizontal blanking pulse with a vertical blanking pulse to form a composite blanking signal. 제11항에 있어서, 상기 nfH타이밍 신호를 발생하는 상기 수단은, 제1위상 고정 루프(14)와; 주파수 제산기(16)를 포함하는 것을 특징으로 하는 수평 편향 시스템.12. The apparatus of claim 11, wherein said means for generating said nf H timing signal comprises: a first phase locked loop (14); And a frequency divider (16). 제13항에 있어서, 상기 nfH타이밍 신호에 응답하여 상기 nfH주사 동기 신호를 발생하는 상기 제1단은 제2위상 고정 루프(18)를 포함하는 것을 특징으로 하는 수평 편향 시스템.14. The horizontal deflection system of claim 13, wherein said first stage generating said nf H scan synchronization signal in response to said nf H timing signal comprises a second phase locked loop (18). 제11항에 있어서, 상기 nfH타이밍 신호를 발생하는 상기 수단은, nfH보다 더 높은 주파수인 mfH에서 클록 신호를 발생하는 수단(13)과; 상기 mfH클록 신호를 제산하여 상기 nfH타이밍 신호를 발생하는(38)을 포함하는 것을 특징으로 하는 수평 편향 시스템.12. The apparatus of claim 11, wherein the means for generating the nf H timing signal comprises: means (13) for generating a clock signal at mf H that is at a higher frequency than nf H ; Horizontally deflecting the mf H clock signal to generate the nf H timing signal. 제11항에 있어서, 상기 nfH타이밍 신호에 응답하는 상기 제2수단은 구동기/인터버(19)를 포함하는 것을 특징으로 하는 수평 편향 시스템.12. The horizontal deflection system according to claim 11, wherein said second means responsive to said nf H timing signal comprises a driver / inverter (19). ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.※ Note: The disclosure is based on the initial application.
KR1019920023788A 1991-12-13 1992-12-10 Improved horizontal blanking signal generating apparatus KR100256160B1 (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
GB919126550A GB9126550D0 (en) 1991-12-13 1991-12-13 Improved horizontal blanking
GB9126550.4 1991-12-13

Publications (2)

Publication Number Publication Date
KR930015670A true KR930015670A (en) 1993-07-24
KR100256160B1 KR100256160B1 (en) 2000-05-15

Family

ID=10706252

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019920023788A KR100256160B1 (en) 1991-12-13 1992-12-10 Improved horizontal blanking signal generating apparatus

Country Status (6)

Country Link
JP (1) JP3464497B2 (en)
KR (1) KR100256160B1 (en)
CN (1) CN1040603C (en)
DE (1) DE4240876A1 (en)
GB (2) GB9126550D0 (en)
MY (1) MY110315A (en)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6169581B1 (en) * 1994-04-01 2001-01-02 Honeywell Inc. Phase-locked sync stripper
US6373452B1 (en) * 1995-08-03 2002-04-16 Fujiitsu Limited Plasma display panel, method of driving same and plasma display apparatus
DE10202967A1 (en) * 2002-01-26 2003-07-31 Philips Intellectual Property Circuit arrangement and method for generating the control signal of the deflection transistor of a cathode ray tube
CN101887697B (en) * 2009-05-11 2012-12-12 联咏科技股份有限公司 Method for reducing resonance energy of liquid crystal display panel and liquid crystal display

Also Published As

Publication number Publication date
KR100256160B1 (en) 2000-05-15
MY110315A (en) 1998-04-30
DE4240876A1 (en) 1993-06-17
JPH05308539A (en) 1993-11-19
GB9126550D0 (en) 1992-02-12
CN1040603C (en) 1998-11-04
GB9225326D0 (en) 1993-01-27
GB2262408B (en) 1995-08-02
CN1074320A (en) 1993-07-14
JP3464497B2 (en) 2003-11-10
GB2262408A (en) 1993-06-16

Similar Documents

Publication Publication Date Title
KR920702143A (en) Display Synchronization Timing Signal Generation System for Video Processing
KR890001351A (en) TV deflection device
KR930015670A (en) Horizontal Blanking Signal Generator for Multiple Scan Rate Operation
KR890006059A (en) TV receiver
US4156254A (en) Power line synchronization of CRT raster scan
US5912714A (en) Clock generator for a video signal processing apparatus
US6275265B1 (en) Video signal synchronizing apparatus
KR910009048A (en) Image display device circuit including video signal processing circuit and agitator circuit
JPH05207327A (en) Horizontal synchronizing circuit
KR0160725B1 (en) Apparatus for synchronizing horizontal synchronous signal
JP2001358969A (en) Horizontal synchronization system for digital television receiver
JP3219160B2 (en) Television signal processor
KR910017831A (en) Horizontal deflection system
JP3405008B2 (en) Vertical sync signal circuit
GB2175471A (en) Synchronizing video sources
SU1469568A1 (en) Tv sync generator
KR100907100B1 (en) Dot clock signal generator for video horizontal synchronous signal
JP3008382B2 (en) PAL signal conversion circuit and PAL video signal generation method using the same
JPS58196769A (en) Synchronizing signal generator
JPS61228726A (en) Oscillation output control circuit
KR960003291A (en) Stabilization Circuit and Method of Horizontal Sync Signal
KR950034184A (en) Still Image Control Device of Digital Video Data
JPH01101781A (en) Superimposing device
KR960032426A (en) Phase locked loop circuit
JPH08172545A (en) Horizontal synchronizing circuit

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090209

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee