KR930015446A - 동기 디지탈 신호/비동기 디지탈 신호 디싱크로나이저 - Google Patents

Abstract

개선된 지터의 실행은 실례로, SONET STS-1 신호인 수신된 통기 디지탈 신호로부터 실례로, DS3 신호인 비동기 디지탈 신호를 얻게되는 디싱크로나이저(desynchronizer)가 실행되어진다. 개선된 지터의 실행은 디지탈 위상 고정 루프 및 디싱크로나이징 가변적 저항(desynchronizing elastic store)과 관련하는 유일한 동적 비트 누설 장치를 사용함으로써 이루어진다. 최적의 비트 누설 간격은 수신되는 포인터 조절 비트의 수보다 많은 수의 보다 짧은 간격의 STS-1비트를 제어가능하게 누설함으로써 얻어진다. 부가하여, 수신된 포인터 조절의 주기적시퀀스 상에 임의로 수신되는 포인터 조절의 중첩 및 임의 포인터 조절의 영향은 누설되는 포인터 조절 비트이 "정적" 대기행렬을 이용함으로써 최소화된다. 대기행렬은 그 "정적"계수에서 능동적으로 유지됨으로써, 임의로 수신되는 포인터 조절에 있어서 조차 소정의 최적 비트 누설 간격에서 누설되는 대기행렬에 항상 비트가 있게 한다 (제2도).

Description

동기 디지탈 신호/비동기 디지탈 신호 디싱크로나이저

본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음

제1도는 본 발명의 실시예를 적용하는 동기 디지탈 신호-비동기 디지탈 신호 디싱크로나이저(desynchronizer)의 간략한 블럭도,

제2도는 제1도의 비트 누출 제어 회로의 세부적인 블럭도,

제3도는 제2도의 비트 리크 제어 회로에서 사용되는 누출 대기행렬 상태를 나타내는 그래픽.

Claims (14)

1. 인입 디지탈 신호원과, 인입 클럭 신호원, 인입 디지탈 신호로부터 페이로드 데이타 신호를 얻기 위한 수단, 인입 클럭 신호로부터 갭이 있는 클럭 신호를 얻기 위한 수단, 인입 디지탈 신호에서 포인터 조절의 발생을 탐지하고, 포인터 조절 및 그 극성의 그러한 발생을 나타내는 제1제어신호를 발생하는 수단, 위상 제어 신호를 발생하기 위해 인출 클럭 신호를 공급받는 수단, 상기 인출 클럭 신호를 발생기 위해 상기 위상 제어신호 및 상기 조절된 기준 신호에 응답하는 위상 고정 루프수단, 및 데이타 인 입력, 기록 클럭 입력, 데이타 아웃 출력 및 판독 클럭 입력을 가지고, 상기 판독 클럭 입력으로 공급되는 상기 인출 클럭 신호에 따라 상기 데이타 아웃 출력에서 인출 디지탈 신호를 판독하며, 상기 페이로드 신호가 기록 클럭 입력으로 공급되는 상기 갭이 있는 클럭 신호에 따라 상기 데이타 인 입력으로 기록되는 가변적 저장 수단을 포함하고서, 인입 디지탈 클럭 발생률과는 다른 인출 디지탈 클럭 발생률로 인출 디지탈 신호를 얻기 위해 인입 디지탈 클럭 발생률에서 인입 디지탈 신호를 디싱크로나이징하는 장치에 있어서, 대기행렬 수단에 수신된 포인터 조절 비트의 규정된 절대 계수 값을 지속시키도록 상기 제1제어 신호가 공급되어, 비트들이 하나 또는 그 이상의 임의로 수신된 포인터 조절로 누설되도록 유용되며, 상기 대기행렬 수단과 관련하는 수단이 상기 수신된 포인터 조절을 보상하도록 균일하게 누설하는 비트를 제어하는 비트 누설 제어 신호를 발생하기 위해 상기 대기행렬 수단에서의 조절의 계수에 응답하고, 인입 클럭 신호가 공급되는 제1제어가능 수단이 상기 균일하게 누설되는 비트를 포함하는 상기 조절된 기준 신호를 발생하기 위해 상기 누설 제어 신호에 응답하는 것을 특징으로 하는 장치.
2. 제1항에 있어서, 상기 비트 누설 제어 신호를 발생하기 위한 상기 수단이 누설되는 비트의 극성을 나타내는 극성 제어 신호를 발생하는 수단을 포함하며, 상기 제1제어가능 수단이 상기 극성 제어신호에 의해 나타나게 되는 극성을 가지는 비트를 효과적으로 누설하도록 상기 조절된 기준 신호를 조절하는 상기 극성 제어 신호에 응답하는 것을 특징으로 하는 장치.
3. 제2항에 있어서, 상기 비트 누설 제어 신호를 발생하는 상기 수단이 비트가 누설되는 순간을 나타내는 누설 시간 제어 신호를 발생하기 위한 수단을 포함하며, 상기 제1제어가능 수단은 누설 시간 제어신호의 발생으로 비트를 누설하도록 상기 누설 시간 제어 신호에 응답하고, 누설되는 개별 비트는 상기 극성 제어 신호에 의해 나타나게 되는 극성을 가지게 되는 것을 특징으로 하는 장치.
4. 제3항에 있어서, 상기 제1제어가능 수단이 상기 누설 시간 제어 신호의 발생에 제어가능 제수를 조절하도록 상기 누설 시간 제어 신호 및 상기 극성 제어 신호에 응답하며, 제어가능한 제수를 가지는 제1제어가능 디바이더수단을 구비하는 것을 특징으로 하는 장치.
5. 제4항에 있어서, 상기 페이로드 데이타 신호에서 스터프 비트 기회를 탐지하며, 상기 스퍼트 비트 기회의 발생을 나타내는 제2제어 신호를 발생하는 수단과, 위상 제어 신호를 발생하기 위한 상기 수단이 제어가능 제수를 가지는 제2제어가능 드라이버 수단을 포함하며, 제어가능 제수 값을 조절하기 위해 상기 제2제어 신호에 응답하여, 상기 위상 제어 신호가 탐지된 스터프 비트 기회에 대하여 보상되어지는 것을 특징으로 하는 장치.
6. 제1항에 있어서, 상기 비트 누설 제어 신호르 발생하는 상기 수단이 순간에 상기 누설 시간 제어 신호를 발생하기 위한 폐쇄 루프 제어 수단을 포함하며, 수신된 포인터 조절 비트의 소정 네트수보다 큰 비트 수가 인입 신호의 간격 이상으로 균일하게 누설되게 하며, 상기 수신된 포인터 조절 비트 각각은 소정의 비트 간격을 가지고, 누설되는 상기 비트 간격은 상기 포인터 조절 비트 간격보다 짧은 비트 간격을 가지는 것을 특징으로 하는 장치.
7. 제6항에 있어서, 상기 대기행렬 수단은 수신된 포인터 조절 비트를 대수적으로 누적하기 위한 수단과, 상기 대수적으로 누적하는 수단에 누적된 포인터 조절 비트의 소정 네트 수에 규정된 수의 비트를 대수적으로 가산하는 수단을 포함하는 것을 특징으로 하는 장치.
8. 제2항에 있어서, 상기 비트 누설 제어 신호를 발생하는 상기 수단이 상기 극성 제어 신호를 발생하기 위해 상기 대기행렬 수단에 누적된 비트 수를 모니터하는 수단을 더 포함하는 것을 특징으로 하는 장치.
9. 제8항에 있어서, 상기 모니터 수단은 에러 제어 신호를 발생하는 상기 대기행렬 수단에 누적하는 상기 비트수에 응답하는 수단을 포함하며, 상기 폐쇄 루프 제어 수단은 상기 누설 시간 제어 신호의 개별적 신호 발생간에 간격을 제어가능하게 조절하기 위해 상기 에러 제어 신호가 공급되어져 이에 응답하는 것을 특징으로 하는 장치.
10. 제9항에 있어서, 상기 폐쇄된 루프 제어 수단은 제1 및 제2의 소정 제수를 가지는 제3제어가능 디바이더 수단을 포함하며, 상기 제3제어가능 디바이더 수단은 위상 에러 제어 신호를 발생하기 위해 상기 누설 시간 제어신호가 공급되어지고, 제1의 소정 제수로 상기 누설 시간 제어 신호를 분할하기 위해 제수 제어 신호에 응답하거나 그렇지 않으면 제2의 소정 제수로 상기 누설 시간 제어 신호를 분할하며, 위상 변조 수단은 상기 모니터 수단으로부터 상기 에러 제어 신호가 공급되어져, 소정 수의 상기 위상 에러 제어 신호의 발생에 따라 소정수의 상기 제1제수 제어 신호를 균일하게 발생하기 위해 상기 위상 에러 제어 신호에 응답하며, 상기 누설 시간 제어 신호를 발생하기 위해 위상 고정 루프 수단에 상기 제1제어 신호 및 상기 위상 에러 신호가 공급되어지는 것을 특징으로 하는 장치.
11. 제10항에 있어서, 상기 위상 고종 루프 수단 위상 에러 표시를 발생하기 위한 상기 제1제어 신호 및 상기 위상 에러 제어 신호에 응답하는 위상 탐지기와 상기 위상 에러 표시의 필터된 버젼을 발생키 위한 순차 필터 수단, 상기 필터된 위상 에러 표시의 네트 계수를 누적하기 위한 카운터 수단 및 규정된 타이밍 신호가 공급되어, 상기 누설 시간 제어 신호를 발생하기 위해 상기 카운터 수단의 네트 계수에 응답하는 프로그램 가능한 디바이더 수단을 포함하는 것을 특징으로 하는 장치.
12. 인입 디지탈 신호를 공급하며, 인입 클럭 신호를 공급하고, 인입 디지탈 신호로부터 페이로드 데이타 신호를 얻으며, 인입 클럭 신호로부터 갭이 있는 클럭 신호를 얻고, 인입 디지탈 신호에서 포인터 조절의 발생을 탐지하고, 포인터 조절 및 그 극성의 그러한 발생을 나타내는 제1제어신호를 발생하며, 상기 제1제어 신호 및 인입 클럭 신호에 따라 수신되는 포인터 조절 바트의 수 및 극성을 결정하는 단계들을 포함하는, 인입 디지탈 클럭 발생률과는 다른 인출 디지탈 클럭 발생률로 인출 디지탈 신호를 얻기 위해 인입 디지탈 클럭 발생률에서 인입 디지탈 신호를 디싱크로나이징하는 방법에 있어서, 인출 클럭 신호에 따라, 위상 제어 신호를 발생하며, 조절된 기준신호 및 상기 위상 제어신호에 따라, 출력 클럭 신호를 발생하고, 상기 갭이 있는 클럭 신호에 따라, 상기 페이로드 입력을 가변적 저장에 기록하며, 상기 인출 클럭에 따라, 상기 가변적 저장 밖으로 인출하는 디지탈 신호를 판독하고, 상기 갭이 있는 클럭 신호에 따라 상기 가변적 저장에 상기 페이로드 신호를 기록하며, 각각이 소정의 비트 간격을 가지는 상기 수신된 포인터 조절의 소정 네트 수보다 많은 소정의 수를 균일하게 누설하도록 제어하는 누설 제어 신호를 발생하고, 인입 클럭 신호 및 상기 누설 제어 신호에 따라, 각각 포인터 조절 비트의 비트 간격보다 짧은 비트 간격을 가지는 상기 균일하게 누설되는 비트를 포함하는 상기 조절된 기준 신호를 제어 가능하게 발생하는 단계를 포함하는 것을 특징으로 하는 방법.
13. 제12항에 있어서, 상기 제1제어 신호에 따라, 하나 또는 그 이상의 임의로 수신된 포인터 조절에 있어서 비트가 누설되도록 유용하게 하기 위해 대기행렬에 수신된 포인터 조절 비트의 규정된 절대 계수 값을 유지하며, 상기 대기행렬에서 포인터 조절 비트의 계수에 따라, 상기 수신된 포인터 조절을 보상하기 위해 균일하게 누설하는 비트를 제어하도록 상기 비트 누설 제어 신호를 제어 가능하게 발생하는 단계를 포함하는 것을 특징으로 하는 방법.
14. 제13항에 있어서, 상기 대기행렬에서 수신된 포인터 조절 비트의 계수에 따라, 각 수신된 포인터 조절 비트가 소정의 비트 간격을 가지며, 누설되는 비트 각각이 상기 수신된 포인터 조절 비트의 비트 간격보다 짧은 비트 간격을 가지는 , 상기 수신된 포인터 조절 비트의 소정의 수보다 많은 소정의 비트 수가 균일하게 누설하도록 제어하는 상기 누설 제어 신호를 발생하는 단계를 포함하는 것을 특징으로 하는 방법.

    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.