JPH0548561A - デスタツフ回路 - Google Patents
デスタツフ回路Info
- Publication number
- JPH0548561A JPH0548561A JP3208112A JP20811291A JPH0548561A JP H0548561 A JPH0548561 A JP H0548561A JP 3208112 A JP3208112 A JP 3208112A JP 20811291 A JP20811291 A JP 20811291A JP H0548561 A JPH0548561 A JP H0548561A
- Authority
- JP
- Japan
- Prior art keywords
- destuff
- clock
- generation circuit
- signal
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Time-Division Multiplex Systems (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
(57)【要約】
【目的】 バイト単位のデスタッフ処理に伴って発生す
るデスタッフジッタを抑圧するとともに、連続的に発生
するデスタッフ処理にも対応可能にすることを目的とす
る。 【構成】 バイト単位のデスタッフ処理を行うデスタッ
フ回路において、除去されるダミーデータに対応するク
ロックの歯抜けを分散しかつランダムに再配置すること
を特徴とする。
るデスタッフジッタを抑圧するとともに、連続的に発生
するデスタッフ処理にも対応可能にすることを目的とす
る。 【構成】 バイト単位のデスタッフ処理を行うデスタッ
フ回路において、除去されるダミーデータに対応するク
ロックの歯抜けを分散しかつランダムに再配置すること
を特徴とする。
Description
【０００１】
【産業上の利用分野】本発明は、伝送系に用いられるデ
ィジタル伝送および交換システムに利用する。特に、デ
スタッフ回路に関する。
ィジタル伝送および交換システムに利用する。特に、デ
スタッフ回路に関する。
【０００２】
【従来の技術】ディジタル伝送系で同期伝送を行う方式
としてスタッフ多重方式がある。例えば、ＳＯＮＥＴ
（Ｓｙｎｃｈｒｏｎｏｕｓ Ｏｐｔｉｃａｌ ＮＥＴｗ
ｏｒｋ）では、バイト単位のスタッフ多重により同期伝
送を可能にしている。図２は従来のスタッフ多重装置の
受信回路とデスタッフ処理回路との構成を示す。同図
で、２０１は受信データ線、２０２は受信クロック線、
２０３はデスタッフ制御線、２０４は書き込みアドレス
生成回路、２０７はバッファメモリ、２０８は位相比較
器、２０９はローパスフィルタ、２１０は電圧制御発振
器、２１１は読み出しアドレス生成回路、２１２は出力
データ線である。ここで、受信データ２０１と受信クロ
ック２０２は周波数および位相同期した信号であり、デ
スタッフ制御信号２０３は、送信部でスタッフ時に受信
データ２０１に挿入されたスタッフ情報を受信側で受信
すると「１」、スタッフがない場合は「０」になるもの
とする。スタッフ方式としては、送信データにダミーデ
ータを挿入してデータ信号を遅らせるポジティブスタッ
フ（Ｐスタッフ）と送信データを早めるネガティブスタ
ッフ（Ｎスタッフ）があるが、ここではバイト単位のＰ
スタッフ制御を例にとり説明する。Ｐデスタッフ処理は
送信側でのＰスタッフ処理で挿入されたダミーデータを
除く受信データ２０１をバッファメモリ２０７に書き込
み、受信データ２０１に含まれる正味のクロック周波数
でバッファメモリ２０７を読み出すことにより達成され
る。図２では、デスタッフ制御信号２０３が「０」の場
合に受信データ２０１を書き込みアドレス生成回路２０
４に従い順次バッファメモリ２０７に書き込み、一方、
デスタッフ制御信号２０３が「１」の場合には１回のＰ
スタッフで挿入された１バイトのダミーデータを削除す
るために受信クロック２０２を８クロック連続的に歯抜
けさせ、ダミーデータのバッファメモリ２０７への書き
込みを禁止することにより達成される。電圧制御発振器
２１０は受信データ２０１の正味の周波数のクロック信
号を発生するための発振器である。読み出しアドレス生
成回路２１１は電圧制御発振器２１０の出力クロック信
号に基づきバッファメモリ２０７の読み出しタイミング
を生成する。位相比較器２０８はＰスタッフ処理時の８
クロック連続歯抜け成分が含まれる書き込みアドレス生
成回路２０４出力と読み出しアドレス生成回路２１１出
力との位相比較を行い、ローパスフィルタ２０９で高域
周波数成分をカットしたのちに電圧制御発振器２１０の
発振周波数を制御し、電圧制御発振器２１０の発振周波
数を受信データ２０１の正味のデータ周波数にロックさ
せる。この制御によりバッファメモリ２０７への書き込
み周波数と読み出し周波数とが等しくなるので、バイト
単位のデスタッフ処理が実現される。また、デスタッフ
が連続発生、例えば、デスタッフ制御信号２０３がＮ連
続で「１」となった場合でも、Ｎ×８個のクロックを連
続的に歯抜けすることによりデスタッフ処理を行うこと
が可能である。
としてスタッフ多重方式がある。例えば、ＳＯＮＥＴ
（Ｓｙｎｃｈｒｏｎｏｕｓ Ｏｐｔｉｃａｌ ＮＥＴｗ
ｏｒｋ）では、バイト単位のスタッフ多重により同期伝
送を可能にしている。図２は従来のスタッフ多重装置の
受信回路とデスタッフ処理回路との構成を示す。同図
で、２０１は受信データ線、２０２は受信クロック線、
２０３はデスタッフ制御線、２０４は書き込みアドレス
生成回路、２０７はバッファメモリ、２０８は位相比較
器、２０９はローパスフィルタ、２１０は電圧制御発振
器、２１１は読み出しアドレス生成回路、２１２は出力
データ線である。ここで、受信データ２０１と受信クロ
ック２０２は周波数および位相同期した信号であり、デ
スタッフ制御信号２０３は、送信部でスタッフ時に受信
データ２０１に挿入されたスタッフ情報を受信側で受信
すると「１」、スタッフがない場合は「０」になるもの
とする。スタッフ方式としては、送信データにダミーデ
ータを挿入してデータ信号を遅らせるポジティブスタッ
フ（Ｐスタッフ）と送信データを早めるネガティブスタ
ッフ（Ｎスタッフ）があるが、ここではバイト単位のＰ
スタッフ制御を例にとり説明する。Ｐデスタッフ処理は
送信側でのＰスタッフ処理で挿入されたダミーデータを
除く受信データ２０１をバッファメモリ２０７に書き込
み、受信データ２０１に含まれる正味のクロック周波数
でバッファメモリ２０７を読み出すことにより達成され
る。図２では、デスタッフ制御信号２０３が「０」の場
合に受信データ２０１を書き込みアドレス生成回路２０
４に従い順次バッファメモリ２０７に書き込み、一方、
デスタッフ制御信号２０３が「１」の場合には１回のＰ
スタッフで挿入された１バイトのダミーデータを削除す
るために受信クロック２０２を８クロック連続的に歯抜
けさせ、ダミーデータのバッファメモリ２０７への書き
込みを禁止することにより達成される。電圧制御発振器
２１０は受信データ２０１の正味の周波数のクロック信
号を発生するための発振器である。読み出しアドレス生
成回路２１１は電圧制御発振器２１０の出力クロック信
号に基づきバッファメモリ２０７の読み出しタイミング
を生成する。位相比較器２０８はＰスタッフ処理時の８
クロック連続歯抜け成分が含まれる書き込みアドレス生
成回路２０４出力と読み出しアドレス生成回路２１１出
力との位相比較を行い、ローパスフィルタ２０９で高域
周波数成分をカットしたのちに電圧制御発振器２１０の
発振周波数を制御し、電圧制御発振器２１０の発振周波
数を受信データ２０１の正味のデータ周波数にロックさ
せる。この制御によりバッファメモリ２０７への書き込
み周波数と読み出し周波数とが等しくなるので、バイト
単位のデスタッフ処理が実現される。また、デスタッフ
が連続発生、例えば、デスタッフ制御信号２０３がＮ連
続で「１」となった場合でも、Ｎ×８個のクロックを連
続的に歯抜けすることによりデスタッフ処理を行うこと
が可能である。
【０００３】
【発明が解決しようとする課題】図２に示されたバイト
デスタッフ処理回路では、スタッフによって挿入された
ダミーデータを削除するために受信クロック信号２０２
を連続的歯抜けを発生させ、読み出しクロックの周波数
制御はこの連続歯抜けクロック信号と電圧制御発振器２
１０出力との位相比較に基づいて行われるので、連続歯
抜け時には電圧制御発振器２１０の出力クロックの周波
数が大きく変動し、出力データ２１２の時間的変動量す
なわちジッタが急増する欠点が生ずる。
デスタッフ処理回路では、スタッフによって挿入された
ダミーデータを削除するために受信クロック信号２０２
を連続的歯抜けを発生させ、読み出しクロックの周波数
制御はこの連続歯抜けクロック信号と電圧制御発振器２
１０出力との位相比較に基づいて行われるので、連続歯
抜け時には電圧制御発振器２１０の出力クロックの周波
数が大きく変動し、出力データ２１２の時間的変動量す
なわちジッタが急増する欠点が生ずる。
【０００４】本発明は、このような欠点を除去するもの
で、デスタッフジッタを抑圧するとともに連続的に発生
するデスタッフ処理に対しても対応可能なデスタッフ回
路を提供することを目的とする。
で、デスタッフジッタを抑圧するとともに連続的に発生
するデスタッフ処理に対しても対応可能なデスタッフ回
路を提供することを目的とする。
【０００５】
【課題を解決するための手段】本発明は、ダミーデータ
が除かれた受信データが格納されるバッファメモリと、
ダミーデータに対応するデスタッフ制御信号に応じて受
信クロックを連続的に歯抜けさせ、上記バッファメモリ
へのダミーデータの書き込みを禁止する書き込みアドレ
ス生成回路と、与えられた電圧信号に応じて発振クロッ
クの位相を制御する電圧制御発振器と、この電圧制御発
振器からの発振クロックに応じて上記バッファメモリか
らデータを読出す読み出しタイミング信号を生成する読
み出しアドレス生成回路とを備えたデスタッフ回路にお
いて、ダミーデータに対応するデスタッフ制御信号に応
じて増計数するデスタッフ保持カウンタと、このデスタ
ッフ保持カウンタの計数値が初期値以外であるときは受
信信号に同期したクロック信号に歯抜けを発生させる歯
抜けクロックを生成するとともに上記デスタッフ保持カ
ウンタを減計数させる分散歯抜け生成回路と、上記分散
歯抜け生成回路での歯抜け発生の時間配分を無作為に設
定するランダム発生部と、上記読み出しアドレス生成回
路からの読み出しタイミング信号の位相と上記分散歯抜
け生成回路からの歯抜けクロック信号の位相との比較を
行い、この比較結果に応じて上記電圧制御発振器に与え
る電圧信号を加減する位相比較器とを備えたことを特徴
とする。
が除かれた受信データが格納されるバッファメモリと、
ダミーデータに対応するデスタッフ制御信号に応じて受
信クロックを連続的に歯抜けさせ、上記バッファメモリ
へのダミーデータの書き込みを禁止する書き込みアドレ
ス生成回路と、与えられた電圧信号に応じて発振クロッ
クの位相を制御する電圧制御発振器と、この電圧制御発
振器からの発振クロックに応じて上記バッファメモリか
らデータを読出す読み出しタイミング信号を生成する読
み出しアドレス生成回路とを備えたデスタッフ回路にお
いて、ダミーデータに対応するデスタッフ制御信号に応
じて増計数するデスタッフ保持カウンタと、このデスタ
ッフ保持カウンタの計数値が初期値以外であるときは受
信信号に同期したクロック信号に歯抜けを発生させる歯
抜けクロックを生成するとともに上記デスタッフ保持カ
ウンタを減計数させる分散歯抜け生成回路と、上記分散
歯抜け生成回路での歯抜け発生の時間配分を無作為に設
定するランダム発生部と、上記読み出しアドレス生成回
路からの読み出しタイミング信号の位相と上記分散歯抜
け生成回路からの歯抜けクロック信号の位相との比較を
行い、この比較結果に応じて上記電圧制御発振器に与え
る電圧信号を加減する位相比較器とを備えたことを特徴
とする。
【０００６】
【作用】受信データをメモリに書き込むタイミングを生
成する書き込みアドレス生成回路は、１回のスタッフで
８クロック連続歯抜けを行ってスタッフ情報を除去す
る。電圧制御発振器の制御信号を生成する位相比較器に
は、クロック歯抜けを分散的に発生させる分散歯抜け生
成回路の出力を用いる。また、デスタッフ処理の回数を
保持するために、デスタッフ保持カウンタを設けてデス
タッフ処理回数を計数する。デスタッフ保持カウンタの
デクリメントは分散歯抜け生成回路の動作開始に応じて
行う。分散歯抜け生成回路の動作はデスタッフ保持カウ
ンタの内部値が「０」以外の条件で開始する。そして、
歯抜け生成位置をランダムに遅延させるランダム発生部
がデスタッフ保持カウンタと分散歯抜け生成回路に接続
される。
成する書き込みアドレス生成回路は、１回のスタッフで
８クロック連続歯抜けを行ってスタッフ情報を除去す
る。電圧制御発振器の制御信号を生成する位相比較器に
は、クロック歯抜けを分散的に発生させる分散歯抜け生
成回路の出力を用いる。また、デスタッフ処理の回数を
保持するために、デスタッフ保持カウンタを設けてデス
タッフ処理回数を計数する。デスタッフ保持カウンタの
デクリメントは分散歯抜け生成回路の動作開始に応じて
行う。分散歯抜け生成回路の動作はデスタッフ保持カウ
ンタの内部値が「０」以外の条件で開始する。そして、
歯抜け生成位置をランダムに遅延させるランダム発生部
がデスタッフ保持カウンタと分散歯抜け生成回路に接続
される。
【０００７】
【実施例】以下、本発明の一実施例を図面に基づき説明
する。図１にこの実施例であるスタッフ多重装置の受信
回路およびデスタッフ処理回路の構成を示す。同図で、
１０１は受信データ線、１０２は受信クロック線、１０
３はデスタッフ制御線、１０４は書き込みアドレス生成
回路、１０５はデスタッフ保持カウンタ、１０６は分散
歯抜け生成回路、１０７はバッファメモリ、１０８は位
相比較器、１０９はローパスフィルタ、１１０は電圧制
御発振器、１１１は読み出しアドレス生成回路、１１２
は出力データ線である。
する。図１にこの実施例であるスタッフ多重装置の受信
回路およびデスタッフ処理回路の構成を示す。同図で、
１０１は受信データ線、１０２は受信クロック線、１０
３はデスタッフ制御線、１０４は書き込みアドレス生成
回路、１０５はデスタッフ保持カウンタ、１０６は分散
歯抜け生成回路、１０７はバッファメモリ、１０８は位
相比較器、１０９はローパスフィルタ、１１０は電圧制
御発振器、１１１は読み出しアドレス生成回路、１１２
は出力データ線である。
【０００８】この実施例は、図１に示すように、ダミー
データが除かれた受信データが格納されるバッファメモ
リ１０７と、ダミーデータに対応するデスタッフ制御信
号に応じて受信クロック２０２を連続的に歯抜けさせ、
バッファメモリ１０７へのダミーデータの書き込みを禁
止する書き込みアドレス生成回路１０４と、与えられた
電圧信号に応じて発振クロックの位相を制御する電圧制
御発振器１１０と、この電圧制御発振器１１０からの発
振クロックに応じてバッファメモリ１０７からデータを
読出す読み出しタイミング信号を生成する読み出しアド
レス生成回路１１１とを備え、さらに、本発明の特徴と
する手段として、ダミーデータに対応するデスタッフ制
御信号に応じて増計数するデスタッフ保持カウンタ１０
５と、このデスタッフ保持カウンタ１０５の計数値が初
期値以外であるときは受信信号に同期したクロック信号
に歯抜けを発生させる歯抜けクロックを生成するととも
にデスタッフ保持カウンタ１０５を減計数させる分散歯
抜け生成回路１０６と、分散歯抜け生成回路１０６での
歯抜け発生の時間配分を無作為に設定するランダム発生
部１１３と、読み出しアドレス生成回路１１１からの読
み出しタイミング信号の位相と分散歯抜け生成回路１０
６からの歯抜けクロック信号の位相との比較を行い、こ
の比較結果に応じて電圧制御発振器１１０に与える電圧
信号を加減する位相比較器１０８とを備える。
データが除かれた受信データが格納されるバッファメモ
リ１０７と、ダミーデータに対応するデスタッフ制御信
号に応じて受信クロック２０２を連続的に歯抜けさせ、
バッファメモリ１０７へのダミーデータの書き込みを禁
止する書き込みアドレス生成回路１０４と、与えられた
電圧信号に応じて発振クロックの位相を制御する電圧制
御発振器１１０と、この電圧制御発振器１１０からの発
振クロックに応じてバッファメモリ１０７からデータを
読出す読み出しタイミング信号を生成する読み出しアド
レス生成回路１１１とを備え、さらに、本発明の特徴と
する手段として、ダミーデータに対応するデスタッフ制
御信号に応じて増計数するデスタッフ保持カウンタ１０
５と、このデスタッフ保持カウンタ１０５の計数値が初
期値以外であるときは受信信号に同期したクロック信号
に歯抜けを発生させる歯抜けクロックを生成するととも
にデスタッフ保持カウンタ１０５を減計数させる分散歯
抜け生成回路１０６と、分散歯抜け生成回路１０６での
歯抜け発生の時間配分を無作為に設定するランダム発生
部１１３と、読み出しアドレス生成回路１１１からの読
み出しタイミング信号の位相と分散歯抜け生成回路１０
６からの歯抜けクロック信号の位相との比較を行い、こ
の比較結果に応じて電圧制御発振器１１０に与える電圧
信号を加減する位相比較器１０８とを備える。
【０００９】ここで、受信データ１０１と受信クロック
１０２は周波数および位相同期した信号であり、デスタ
ッフ制御信号１０３は送信部でスタッフ時に受信データ
１０１に挿入されたスタッフ情報を受信側で受信すると
「１」、スタッフがない場合は「０」になるものとす
る。ここではバイト単位のＰスタッフ制御を例にとり説
明する。Ｐデスタッフ処理は送信側でのＰスタッフ処理
で挿入されたダミーデータを除く受信データ１０１をバ
ッファメモリ１０７に書き込み、受信データ１０１に含
まれる正味のクロック周波数でバッファメモリ１０７を
読み出すことにより達成される。図１では、デスタッフ
制御信号１０３が「０」の場合に受信データ１０１を書
き込みアドレス生成回路１０４に従い順次バッファメモ
リ１０７に書き込み、一方、デスタッフ制御信号１０３
が「１」の場合には１回のＰスタッフで挿入された１バ
イトのダミーデータを削除するために受信クロック１０
２を８クロック連続的に歯抜けさせ、ダミーデータのバ
ッファメモリ１０７への書き込みを禁止することにより
バッファメモリ１０７へのスタッフ発生で受信データ１
０１に挿入されたダミーデータを除くデータ信号の書き
込みを行う。一方、バッファメモリ１０７からの読み出
しクロック生成のために連続的に歯抜けがあるバッファ
メモリ１０７の書き込みクロックとは別に、分散歯抜け
生成回路１０６で生成される歯抜けが分散化されたクロ
ック信号を用いることによって達成する。
１０２は周波数および位相同期した信号であり、デスタ
ッフ制御信号１０３は送信部でスタッフ時に受信データ
１０１に挿入されたスタッフ情報を受信側で受信すると
「１」、スタッフがない場合は「０」になるものとす
る。ここではバイト単位のＰスタッフ制御を例にとり説
明する。Ｐデスタッフ処理は送信側でのＰスタッフ処理
で挿入されたダミーデータを除く受信データ１０１をバ
ッファメモリ１０７に書き込み、受信データ１０１に含
まれる正味のクロック周波数でバッファメモリ１０７を
読み出すことにより達成される。図１では、デスタッフ
制御信号１０３が「０」の場合に受信データ１０１を書
き込みアドレス生成回路１０４に従い順次バッファメモ
リ１０７に書き込み、一方、デスタッフ制御信号１０３
が「１」の場合には１回のＰスタッフで挿入された１バ
イトのダミーデータを削除するために受信クロック１０
２を８クロック連続的に歯抜けさせ、ダミーデータのバ
ッファメモリ１０７への書き込みを禁止することにより
バッファメモリ１０７へのスタッフ発生で受信データ１
０１に挿入されたダミーデータを除くデータ信号の書き
込みを行う。一方、バッファメモリ１０７からの読み出
しクロック生成のために連続的に歯抜けがあるバッファ
メモリ１０７の書き込みクロックとは別に、分散歯抜け
生成回路１０６で生成される歯抜けが分散化されたクロ
ック信号を用いることによって達成する。
【００１０】デスタッフ制御信号１０３が「０」の場合
に受信データ１０１を書き込みアドレス生成回路１０４
に従い順次バッファメモリ１０７に書き込み、一方、デ
スタッフ制御信号１０３が「１」の場合には１回のＰス
タッフで挿入された１バイトのダミーデータを削除する
ために受信クロック１０２を８クロック連続的に歯抜け
させ、ダミーデータのバッファメモリ１０７への書き込
みを禁止する。
に受信データ１０１を書き込みアドレス生成回路１０４
に従い順次バッファメモリ１０７に書き込み、一方、デ
スタッフ制御信号１０３が「１」の場合には１回のＰス
タッフで挿入された１バイトのダミーデータを削除する
ために受信クロック１０２を８クロック連続的に歯抜け
させ、ダミーデータのバッファメモリ１０７への書き込
みを禁止する。
【００１１】一方、デスタッフ保持カウンタ１０５はデ
スタッフ制御線１０３から供給されるデスタッフ情報を
計数するカウンタであり、分散歯抜けクロック生成回路
１０６の歯抜けの時間的遅延をランダムに発生させるラ
ンダム発生部１１３に接続される。デスタッフ保持カウ
ンタ１０５の内部値が「０」の場合にはランダム発生部
１１３は動作せず分散歯抜け生成回路１０６の動作を停
止させる。内部値が「１」以上の場合には分散歯抜け生
成回路１０６の動作を開始させると共に、内部値を
「１」デクリメントする。ここで、ランダム発生部１１
３ではデスタッフ保持カウンタ１０５の内部値「１」以
上の情報を得た場合のみ歯抜けクロックの時間位置を遅
延させる情報を分散歯抜け生成回路１０６に与える。ま
た、遅延時間をランダムに発生させるという特徴を有し
ている。位相比較器１０８は読出しアドレス生成回路１
１１出力と分散歯抜け生成回路１０６出力との位相比較
を行い、電圧制御発振器１１０出力を受信データ１０１
の正味の周波数にロックさせ、読み出しアドレス生成回
路１１１は電圧制御発振器１１０の出力に基づきバッフ
ァメモリ１０７読み出しタイミングを生成し、バッファ
メモリ１０７の読み出し出力データ信号１１２とする。
分散歯抜け生成回路１０６の分散歯抜けの分散周期は１
フレームに限られるものではなく、スタッフ率、バッフ
ァサイズ、ジッタ抑圧量によって決定されるものであ
る。
スタッフ制御線１０３から供給されるデスタッフ情報を
計数するカウンタであり、分散歯抜けクロック生成回路
１０６の歯抜けの時間的遅延をランダムに発生させるラ
ンダム発生部１１３に接続される。デスタッフ保持カウ
ンタ１０５の内部値が「０」の場合にはランダム発生部
１１３は動作せず分散歯抜け生成回路１０６の動作を停
止させる。内部値が「１」以上の場合には分散歯抜け生
成回路１０６の動作を開始させると共に、内部値を
「１」デクリメントする。ここで、ランダム発生部１１
３ではデスタッフ保持カウンタ１０５の内部値「１」以
上の情報を得た場合のみ歯抜けクロックの時間位置を遅
延させる情報を分散歯抜け生成回路１０６に与える。ま
た、遅延時間をランダムに発生させるという特徴を有し
ている。位相比較器１０８は読出しアドレス生成回路１
１１出力と分散歯抜け生成回路１０６出力との位相比較
を行い、電圧制御発振器１１０出力を受信データ１０１
の正味の周波数にロックさせ、読み出しアドレス生成回
路１１１は電圧制御発振器１１０の出力に基づきバッフ
ァメモリ１０７読み出しタイミングを生成し、バッファ
メモリ１０７の読み出し出力データ信号１１２とする。
分散歯抜け生成回路１０６の分散歯抜けの分散周期は１
フレームに限られるものではなく、スタッフ率、バッフ
ァサイズ、ジッタ抑圧量によって決定されるものであ
る。
【００１２】
【発明の効果】本発明は、以上説明したように、クロッ
クの歯抜けを分散しかつランダムに再配置するので、ジ
ッタおよびワンダを抑圧することができる効果があり、
複数の伝送システムで使用する場合にその効果は顕著で
ある。
クの歯抜けを分散しかつランダムに再配置するので、ジ
ッタおよびワンダを抑圧することができる効果があり、
複数の伝送システムで使用する場合にその効果は顕著で
ある。
【図１】本発明の実施例の構成を示すブロック構成図。
【図２】従来例の構成を示すブロック構成図。
１０１ 受信データ線 １０２ 受信クロック線 １０３ デスタッフ制御線 １０４ 書き込みアドレス生成回路 １０５ デスタッフ保持カウンタ １０６ 分散歯抜け生成回路 １０７ バッファメモリ １０８ 位相比較器 １０９ ローパスフィルタ １１０ 電圧制御発振器 １１１ 読み出しアドレス生成回路 １１２ 出力データ線 １１３ ランダム発生部 ２０１ 受信データ線 ２０２ 受信クロック線 ２０３ デスタッフ制御線 ２０４ 書き込みアドレス生成回路 ２０７ バッファメモリ ２０８ 位相比較器 ２０９ ローパスフィルタ ２１０ 電圧制御発振器 ２１１ 読み出しアドレス生成回路 ２１２ 出力データ線
Claims (1)
- 【請求項１】 ダミーデータが除かれた受信データが格
納されるバッファメモリと、 ダミーデータに対応するデスタッフ制御信号に応じて受
信クロックを連続的に歯抜けさせ、上記バッファメモリ
へのダミーデータの書き込みを禁止する書き込みアドレ
ス生成回路と、 与えられた電圧信号に応じて発振クロックの位相を制御
する電圧制御発振器と、 この電圧制御発振器からの発振クロックに応じて上記バ
ッファメモリからデータを読出す読み出しタイミング信
号を生成する読み出しアドレス生成回路とを備えたデス
タッフ回路において、 ダミーデータに対応するデスタッフ制御信号に応じて増
計数するデスタッフ保持カウンタと、 このデスタッフ保持カウンタの計数値が初期値以外であ
るときは受信信号に同期したクロック信号に歯抜けを発
生させる歯抜けクロックを生成するとともに上記デスタ
ッフ保持カウンタを減計数させる分散歯抜け生成回路
と、 上記分散歯抜け生成回路での歯抜け発生の時間配分を無
作為に設定するランダム発生部と、 上記読み出しアドレス生成回路からの読み出しタイミン
グ信号の位相と上記分散歯抜け生成回路からの歯抜けク
ロック信号の位相との比較を行い、この比較結果に応じ
て上記電圧制御発振器に与える電圧信号を加減する位相
比較器とを備えたことを特徴とするデスタッフ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3208112A JP3044853B2 (ja) | 1991-08-20 | 1991-08-20 | デスタッフ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3208112A JP3044853B2 (ja) | 1991-08-20 | 1991-08-20 | デスタッフ回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0548561A true JPH0548561A (ja) | 1993-02-26 |
| JP3044853B2 JP3044853B2 (ja) | 2000-05-22 |
Family
ID=16550838
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3208112A Expired - Lifetime JP3044853B2 (ja) | 1991-08-20 | 1991-08-20 | デスタッフ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3044853B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05308352A (ja) * | 1992-05-06 | 1993-11-19 | Mitsubishi Electric Corp | クロック再生方式 |
| EP2651056A1 (en) * | 2010-12-10 | 2013-10-16 | Nippon Telegraph And Telephone Corporation | Client signal mapping circuit and mapping method |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4927033B2 (ja) | 2008-05-30 | 2012-05-09 | Ｎｔｔエレクトロニクス株式会社 | クロック再生用信号生成方法及びクロック再生回路 |
-
1991
- 1991-08-20 JP JP3208112A patent/JP3044853B2/ja not_active Expired - Lifetime
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05308352A (ja) * | 1992-05-06 | 1993-11-19 | Mitsubishi Electric Corp | クロック再生方式 |
| EP2651056A1 (en) * | 2010-12-10 | 2013-10-16 | Nippon Telegraph And Telephone Corporation | Client signal mapping circuit and mapping method |
| EP2651056A4 (en) * | 2010-12-10 | 2014-03-19 | Nippon Telegraph & Telephone | CIRCUIT FOR ILLUMINATING CLIENTS AND ILLUSTRATING METHOD THEREFOR |
| US9160479B2 (en) | 2010-12-10 | 2015-10-13 | Nippon Telegraph And Telephone Corporation | Client signal mapping circuit and mapping method |
| US9438365B2 (en) | 2010-12-10 | 2016-09-06 | Nippon Telegraph And Telephone Corporation | Client signal mapping circuit and mapping method |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3044853B2 (ja) | 2000-05-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2777929B2 (ja) | 非同期信号抽出回路 | |
| US5289507A (en) | Clock dejitter circuits for regenerating jittered clock signals | |
| US6351165B1 (en) | Digital jitter attenuator using an accumulated count of phase differences | |
| US5357514A (en) | Distributed bit-by-bit destuffing circuit for byte-stuffed multiframe data | |
| JPH0548561A (ja) | デスタツフ回路 | |
| JP2865115B2 (ja) | デスタッフ回路 | |
| JPH03129934A (ja) | ビツトレートの整合回路装置 | |
| US5548624A (en) | Destuff circuit for asynchronous digital signals | |
| KR0184916B1 (ko) | 완전한 2차 디지탈 위상 동기 루프 및 그것을 이용한 디스터핑 회로 | |
| JPH05130064A (ja) | デスタツフ回路 | |
| JP3102164B2 (ja) | デスタッフ回路 | |
| JP2964916B2 (ja) | ディジタル位相同期回路及びこれを用いたデータ受信回路 | |
| JP2003289287A (ja) | データ受信回路、データ受信方法 | |
| JPH0744510B2 (ja) | デスタッフ回路 | |
| SE518361C2 (sv) | Dämpning av pekarjitter i en desynkronisator | |
| US5937021A (en) | Digital phase-locked loop for clock recovery | |
| JPH04257133A (ja) | デスタッフ回路 | |
| JPH053463A (ja) | スタツフ多重通信受信回路 | |
| JPH05292071A (ja) | データ伝送装置 | |
| JP2630057B2 (ja) | ディジタル同期網のデスタッフ回路 | |
| JP2982524B2 (ja) | クロック発生回路 | |
| JPH05175930A (ja) | デスタッフ回路 | |
| JPH0115182B2 (ja) | ||
| JPH09247118A (ja) | ジッタ抑圧回路 | |
| JP3346497B2 (ja) | 電源同期パルス生成回路 |