JPH053463A - スタツフ多重通信受信回路 - Google Patents
スタツフ多重通信受信回路Info
- Publication number
- JPH053463A JPH053463A JP3153089A JP15308991A JPH053463A JP H053463 A JPH053463 A JP H053463A JP 3153089 A JP3153089 A JP 3153089A JP 15308991 A JP15308991 A JP 15308991A JP H053463 A JPH053463 A JP H053463A
- Authority
- JP
- Japan
- Prior art keywords
- clock
- circuit
- stuff
- buffer memory
- frequency
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Time-Division Multiplex Systems (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
(57)【要約】
【目的】 スタッフ多重通信受信回路において、サービ
スビットなど１フレーム中に情報がない部分が存在する
場合に発生するジッタの除去を目的とする。 【構成】 ディスタッフ制御回路を用いてスタッフの有
無によりバッファメモリへの書込みクロックを制御する
と共に、伝送路データから生成したクロックを１フレー
ム周期に分周し、ＰＬＬを構成する電圧制御発振器から
のクロックをスタッフの有無により可変分周して伝送路
データから生成したクロックの位相に同期させた読出し
信号を生成することを特徴とする。 【効果】 ＰＬＬに入力されるクロックの歯抜け部分を
除去できる。
スビットなど１フレーム中に情報がない部分が存在する
場合に発生するジッタの除去を目的とする。 【構成】 ディスタッフ制御回路を用いてスタッフの有
無によりバッファメモリへの書込みクロックを制御する
と共に、伝送路データから生成したクロックを１フレー
ム周期に分周し、ＰＬＬを構成する電圧制御発振器から
のクロックをスタッフの有無により可変分周して伝送路
データから生成したクロックの位相に同期させた読出し
信号を生成することを特徴とする。 【効果】 ＰＬＬに入力されるクロックの歯抜け部分を
除去できる。
Description
【０００１】
【産業上の利用分野】本発明は、スタッフ多重通信方式
を用いるスタッフ多重通信受信回路に関するものであ
る。
を用いるスタッフ多重通信受信回路に関するものであ
る。
【０００２】
【従来の技術】図３は、従来のスタッフ多重通信受信回
路の一例（山下 孚著，電気通信協会，やさしいディジ
タル伝送，１０８ｐ）を示すブロック図で、図におい
て、１は書込みクロック発生回路、２はデスタッフ制御
回路、３は電圧制御発振器、４は位相比較器、５は低域
ろ波器、６はバッファメモリである。
路の一例（山下 孚著，電気通信協会，やさしいディジ
タル伝送，１０８ｐ）を示すブロック図で、図におい
て、１は書込みクロック発生回路、２はデスタッフ制御
回路、３は電圧制御発振器、４は位相比較器、５は低域
ろ波器、６はバッファメモリである。
【０００３】次に動作について説明する。タンク回路等
で構成される書込みクロック発生回路１で伝送路データ
から生成されたクロックは、ディスタッフ制御回路２に
よって、多重化信号フレーム中にスタッフパルスが検出
された時、あるいはサービスビット等の付加情報部分に
おいてはクロックの送出が禁止され、書込みクロック
（ＷＣ）が生成される。スタッフパルスの挿入位置は予
め定められており、その位置にスタッフパルスが挿入さ
れたか否かは、特定のビットパターンのスタッフ指定パ
ルスによって知らされるので、このスタッフ指定パルス
を検出し、ディスタッフ制御回路２によりスタッフパル
スに対しては書込みを禁止する。そして、この書込みク
ロック（ＷＣ）は位相比較器４へ送られると共に、バッ
ファメモリ６へ入力され、このクロックタイミングで分
離ゲートからの同期化信号がバッファメモリ６へ書込ま
れる。
で構成される書込みクロック発生回路１で伝送路データ
から生成されたクロックは、ディスタッフ制御回路２に
よって、多重化信号フレーム中にスタッフパルスが検出
された時、あるいはサービスビット等の付加情報部分に
おいてはクロックの送出が禁止され、書込みクロック
（ＷＣ）が生成される。スタッフパルスの挿入位置は予
め定められており、その位置にスタッフパルスが挿入さ
れたか否かは、特定のビットパターンのスタッフ指定パ
ルスによって知らされるので、このスタッフ指定パルス
を検出し、ディスタッフ制御回路２によりスタッフパル
スに対しては書込みを禁止する。そして、この書込みク
ロック（ＷＣ）は位相比較器４へ送られると共に、バッ
ファメモリ６へ入力され、このクロックタイミングで分
離ゲートからの同期化信号がバッファメモリ６へ書込ま
れる。
【０００４】一方、電圧制御発振器３からの出力クロッ
クは位相比較器４に入力され、位相比較器４で入力信号
の位相誤差が検出され、低域ろ波器５と電圧制御発振器
３とで構成されるＰＬＬによりフィードバック制御が行
われ、滑らかな平均周波数の読出しクロック（ＲＣ）が
生成されてバッファメモリ６へ入力され、バッファメモ
リ６から低次群信号の読出しが行われる。
クは位相比較器４に入力され、位相比較器４で入力信号
の位相誤差が検出され、低域ろ波器５と電圧制御発振器
３とで構成されるＰＬＬによりフィードバック制御が行
われ、滑らかな平均周波数の読出しクロック（ＲＣ）が
生成されてバッファメモリ６へ入力され、バッファメモ
リ６から低次群信号の読出しが行われる。
【０００５】
【発明が解決しようとする課題】解決しようとする問題
点は、従来のスタッフ多重通信受信回路は以上のように
構成されているので、１フレーム中に情報が全く入らな
いビットが多数存在する場合に、ＰＬＬでジッタを抑圧
できなくなる点にある。すなわち、図２はフレーム構造
とＰＬＬに入力されるクロックとの関係を示す図である
が、サービスビットを含め１フレーム中に情報が全く入
らないビットが多数存在する場合、書込みクロック（Ｗ
Ｃ）と読出しクロック（ＲＣ）の周波数差が大きくな
り、図２（Ａ）のａに示すように、ＰＬＬに入力される
書込みクロックの歯抜け部分が多くなることによってジ
ッタ振幅が大となり、ＰＬＬでこのジッタを抑圧できな
くなるという問題点があった。
点は、従来のスタッフ多重通信受信回路は以上のように
構成されているので、１フレーム中に情報が全く入らな
いビットが多数存在する場合に、ＰＬＬでジッタを抑圧
できなくなる点にある。すなわち、図２はフレーム構造
とＰＬＬに入力されるクロックとの関係を示す図である
が、サービスビットを含め１フレーム中に情報が全く入
らないビットが多数存在する場合、書込みクロック（Ｗ
Ｃ）と読出しクロック（ＲＣ）の周波数差が大きくな
り、図２（Ａ）のａに示すように、ＰＬＬに入力される
書込みクロックの歯抜け部分が多くなることによってジ
ッタ振幅が大となり、ＰＬＬでこのジッタを抑圧できな
くなるという問題点があった。
【０００６】本発明はかかる課題を解決するためになさ
れたもので、ジッタの発生を極力抑えることができるス
タッフ多重通信受信回路を得ることを目的としている。
れたもので、ジッタの発生を極力抑えることができるス
タッフ多重通信受信回路を得ることを目的としている。
【０００７】
【課題を解決するための手段】本発明に係わるスタッフ
多重通信受信回路は、伝送路データから生成したクロッ
クを１フレーム周期に分周する分周回路と、電圧制御発
振器からのクロックをスタッフの有無により可変して分
周する可変分周回路と、この可変分周回路の出力と上記
分周回路の出力との位相を比較する位相比較器と、この
位相比較器の出力により低域ろ波器を経て上記電圧制御
発振器の発振周波数をフィードバック制御する手段と、
スタッフの有無により上記バッファメモリへの書込みク
ロックを制御するディスタッフ制御回路とを備えたこと
を特徴としている。
多重通信受信回路は、伝送路データから生成したクロッ
クを１フレーム周期に分周する分周回路と、電圧制御発
振器からのクロックをスタッフの有無により可変して分
周する可変分周回路と、この可変分周回路の出力と上記
分周回路の出力との位相を比較する位相比較器と、この
位相比較器の出力により低域ろ波器を経て上記電圧制御
発振器の発振周波数をフィードバック制御する手段と、
スタッフの有無により上記バッファメモリへの書込みク
ロックを制御するディスタッフ制御回路とを備えたこと
を特徴としている。
【０００８】
【作用】伝送路データから生成したクロックを１フレー
ム周期に分周すると共に、ＰＬＬを構成する電圧制御発
振器からのクロックをスタッフの有無により可変分周し
て１フレーム周期を生成し、これらの周期を位相比較器
で位相比較してフィードバック制御を行わせることによ
り、１フレーム中に情報がない部分が存在する場合でも
これに影響されることがなくなる。
ム周期に分周すると共に、ＰＬＬを構成する電圧制御発
振器からのクロックをスタッフの有無により可変分周し
て１フレーム周期を生成し、これらの周期を位相比較器
で位相比較してフィードバック制御を行わせることによ
り、１フレーム中に情報がない部分が存在する場合でも
これに影響されることがなくなる。
【０００９】本発明に関連する先行技術としては、特開
昭６４−７１３５１号公報「ディジタル位相同期ルー
プ」（以下、先行技術と言う）で開示された発明があ
る。この先行技術では、「フレーム同期信号存在位置情
報、およびスタッフビット有無検出信号存在位置情報を
入力として位相比較信号をフィードバックする時間的範
囲を設定する」もので、ジッタの原因となる部分は位相
比較信号として採用しないことを特徴としている。これ
に対し本願発明は、１フレームごとに常時位相比較を行
い、ＰＬＬのロックを確実にしながら、ジッタの原因を
除去できるようにしたことを特徴とする。
昭６４−７１３５１号公報「ディジタル位相同期ルー
プ」（以下、先行技術と言う）で開示された発明があ
る。この先行技術では、「フレーム同期信号存在位置情
報、およびスタッフビット有無検出信号存在位置情報を
入力として位相比較信号をフィードバックする時間的範
囲を設定する」もので、ジッタの原因となる部分は位相
比較信号として採用しないことを特徴としている。これ
に対し本願発明は、１フレームごとに常時位相比較を行
い、ＰＬＬのロックを確実にしながら、ジッタの原因を
除去できるようにしたことを特徴とする。
【００１０】
【実施例】以下、本発明の一実施例を図面について説明
する。図１は本発明の一実施例を示すブロック図で、図
において、１は書込みクロック発生回路、２はデスタッ
フ制御回路、３は電圧制御発振器、４は位相比較器、５
は低域ろ波器、６はバッファメモリ、７は分周回路、８
は分周比可変回路である。
する。図１は本発明の一実施例を示すブロック図で、図
において、１は書込みクロック発生回路、２はデスタッ
フ制御回路、３は電圧制御発振器、４は位相比較器、５
は低域ろ波器、６はバッファメモリ、７は分周回路、８
は分周比可変回路である。
【００１１】また、図２は上述したように、フレーム構
造とＰＬＬに入力されるクロックとの関係を示す図であ
り、１フレームＮビットで構成され、このうちＭビット
がスタッフバイトを含め情報がある部分、それ以外の斜
線部分がサービスビットを含め情報がない部分、（Ｂ）
のクロックは、図１に示す本実施例の回路において、Ｐ
ＬＬに入力されるクロックを示す。
造とＰＬＬに入力されるクロックとの関係を示す図であ
り、１フレームＮビットで構成され、このうちＭビット
がスタッフバイトを含め情報がある部分、それ以外の斜
線部分がサービスビットを含め情報がない部分、（Ｂ）
のクロックは、図１に示す本実施例の回路において、Ｐ
ＬＬに入力されるクロックを示す。
【００１２】次に動作について説明する。タンク回路等
で構成される書込みクロック発生回路１で伝送路データ
から生成されたクロックは、書込みクロック（ＷＣ）と
してバッファメモリ６へ入力されると共に、ディスタッ
フ制御回路２および分周回路７へ送られる。そして、デ
ィスタッフ制御回路２では、書込みクロック発生回路１
から送られてきたクロックにより、スタッフが有るとき
はＭビット分，スタッフが無いときはＭ−ｍビット分の
書込みイネーブル信号を生成してバッファメモリ６へ送
出すると共に、スタッフの有無を分周比可変分周回路８
へ通知する。また、分周回路７では、書込みクロック発
生回路１から送られてきたクロックを１フレームのビッ
ト数Ｎで分周し、書込みクロック（ＷＣ）に対するフレ
ーム周期クロック（周波数ｆf ）を生成して位相比較器
４へ送出する。
で構成される書込みクロック発生回路１で伝送路データ
から生成されたクロックは、書込みクロック（ＷＣ）と
してバッファメモリ６へ入力されると共に、ディスタッ
フ制御回路２および分周回路７へ送られる。そして、デ
ィスタッフ制御回路２では、書込みクロック発生回路１
から送られてきたクロックにより、スタッフが有るとき
はＭビット分，スタッフが無いときはＭ−ｍビット分の
書込みイネーブル信号を生成してバッファメモリ６へ送
出すると共に、スタッフの有無を分周比可変分周回路８
へ通知する。また、分周回路７では、書込みクロック発
生回路１から送られてきたクロックを１フレームのビッ
ト数Ｎで分周し、書込みクロック（ＷＣ）に対するフレ
ーム周期クロック（周波数ｆf ）を生成して位相比較器
４へ送出する。
【００１３】一方、電圧制御発振器３の出力クロック
は、分周比可変分周回路８で、デスタッフ制御回路２か
らのスタッフの有無により、スタッフの有るときはＭ分
周，スタッフの無いときはＭ−ｍ分周されて位相比較器
４へ送出され、位相比較器４で２つの信号の位相誤差が
検出され、低域ろ波器５と電圧制御発振器３とで構成さ
れるＰＬＬによりフィードバック制御が行われ、滑らか
な平均周波数の読出しクロック（ＲＣ）が生成されてバ
ッファメモリ６へ入力され、バッファメモリ６から低次
群信号の読出しが行われる。
は、分周比可変分周回路８で、デスタッフ制御回路２か
らのスタッフの有無により、スタッフの有るときはＭ分
周，スタッフの無いときはＭ−ｍ分周されて位相比較器
４へ送出され、位相比較器４で２つの信号の位相誤差が
検出され、低域ろ波器５と電圧制御発振器３とで構成さ
れるＰＬＬによりフィードバック制御が行われ、滑らか
な平均周波数の読出しクロック（ＲＣ）が生成されてバ
ッファメモリ６へ入力され、バッファメモリ６から低次
群信号の読出しが行われる。
【００１４】すなわち、送信側でスタッフが発生する割
合をδとすると、図２のフレーム構造をとる場合に、書
込みクロック（ＷＣ）をｆW とすると、１度にｍビット
のスタッフビットが与えられているとした場合には、送
信側の情報速度ｆO は、ｆO ＝｛Ｍδ＋（１−δ）（Ｍ
−ｍ）｝／Ｎ・ｆW ・・・式(1) となり、これを変形す
ると、ｆW ／Ｎ＝ｆO ／｛Ｍδ＋（１−δ）（Ｍ−
ｍ）｝・・・式(2) が得られ、この式(2) の左辺は分周
回路７で書込みクロックをＮ分周したものとなり、式
(2)の右辺の分母はディスタッフ制御回路２からのスタ
ッフビットの有無により、分周比可変分周回路８で分周
比を可変して分周を行う場合の平均分周数となり、これ
がＰＬＬに入力されて電圧制御発振器３から送信側の情
報速度ｆO に一致したクロックが再生され、このクロッ
クが読出しクロック（ＲＣ）としてバッファメモリ６に
入力され、バッファメモリ６から読出しが行われる。そ
して、電圧制御発振器３で再生されるクロックは、ディ
スタッフジッタだけを含み、図２（Ｂ）に示すように、
ＰＬＬへ入力するクロックはサービスビット等の情報の
ない部分の影響を受けることがなくなる。
合をδとすると、図２のフレーム構造をとる場合に、書
込みクロック（ＷＣ）をｆW とすると、１度にｍビット
のスタッフビットが与えられているとした場合には、送
信側の情報速度ｆO は、ｆO ＝｛Ｍδ＋（１−δ）（Ｍ
−ｍ）｝／Ｎ・ｆW ・・・式(1) となり、これを変形す
ると、ｆW ／Ｎ＝ｆO ／｛Ｍδ＋（１−δ）（Ｍ−
ｍ）｝・・・式(2) が得られ、この式(2) の左辺は分周
回路７で書込みクロックをＮ分周したものとなり、式
(2)の右辺の分母はディスタッフ制御回路２からのスタ
ッフビットの有無により、分周比可変分周回路８で分周
比を可変して分周を行う場合の平均分周数となり、これ
がＰＬＬに入力されて電圧制御発振器３から送信側の情
報速度ｆO に一致したクロックが再生され、このクロッ
クが読出しクロック（ＲＣ）としてバッファメモリ６に
入力され、バッファメモリ６から読出しが行われる。そ
して、電圧制御発振器３で再生されるクロックは、ディ
スタッフジッタだけを含み、図２（Ｂ）に示すように、
ＰＬＬへ入力するクロックはサービスビット等の情報の
ない部分の影響を受けることがなくなる。
【００１５】
【発明の効果】以上説明したように本発明のスタッフ多
重通信受信回路は、伝送路データから生成したクロック
を１フレーム周期に分周し、且つ、スタッフ有無により
バッファメモリへの書込みビット数を異ならせると共
に、ＰＬＬを構成する電圧制御発振器からのクロックを
スタッフの有無により可変分周して伝送路から生成した
クロックの位相に同期させて読出し信号を生成すること
により、１フレーム中に情報がない部分が存在する場合
でもこれに影響されることのないスタッフ多重通信受信
回路が得られる利点がある。
重通信受信回路は、伝送路データから生成したクロック
を１フレーム周期に分周し、且つ、スタッフ有無により
バッファメモリへの書込みビット数を異ならせると共
に、ＰＬＬを構成する電圧制御発振器からのクロックを
スタッフの有無により可変分周して伝送路から生成した
クロックの位相に同期させて読出し信号を生成すること
により、１フレーム中に情報がない部分が存在する場合
でもこれに影響されることのないスタッフ多重通信受信
回路が得られる利点がある。
【図１】本発明の一実施例を示すブロック図である。
【図２】フレーム構造とＰＬＬに入力されるクロックと
の関係を示す図
の関係を示す図
【図３】従来のスタッフ多重通信受信回路の一例を示す
ブロック図である。
ブロック図である。
１ 書込みクロック発生回路 ２ デスタッフ制御回路 ３ 電圧制御発振器 ４ 位相比較器 ５ 低域ろ波器 ６ バッファメモリ ７ 分周回路 ８ 分周比可変回路
Claims (1)
- 【特許請求の範囲】 【請求項１】 伝送路データから受信した信号を用いて
生成したクロックでバッファメモリに書込みを行い、Ｐ
ＬＬを構成する電圧制御発振器から出力されるクロック
を上記伝送路から生成したクロックの位相に同期させて
読出し信号を生成し、この読出し信号で上記バッファメ
モリを読出して低次群信号を出力するスタッフ多重通信
受信回路において、上記伝送路データから生成したクロ
ックを１フレーム周期に分周する分周回路と、上記電圧
制御発振器からのクロックをスタッフの有無により可変
して分周する可変分周回路と、この可変分周回路の出力
と上記分周回路の出力との位相を比較する位相比較器
と、この位相比較器の出力により低域ろ波器を経て上記
電圧制御発振器の発振周波数をフィードバック制御する
手段と、スタッフの有無により上記バッファメモリへの
書込みクロックの出力を制御するディスタッフ制御回路
とを備えたことを特徴とするスタッフ多重通信受信回
路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3153089A JP2697371B2 (ja) | 1991-06-25 | 1991-06-25 | スタッフ多重通信受信回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3153089A JP2697371B2 (ja) | 1991-06-25 | 1991-06-25 | スタッフ多重通信受信回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH053463A true JPH053463A (ja) | 1993-01-08 |
| JP2697371B2 JP2697371B2 (ja) | 1998-01-14 |
Family
ID=15554735
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3153089A Expired - Fee Related JP2697371B2 (ja) | 1991-06-25 | 1991-06-25 | スタッフ多重通信受信回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2697371B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| USPP16392P3 (en) | 2004-03-25 | 2006-03-28 | Suntory Flowers Limited | Petunia plant named ‘Suncopaho’ |
| JP2007336043A (ja) * | 2006-06-13 | 2007-12-27 | Fujitsu Ltd | 光伝送装置 |
| JP2009290735A (ja) * | 2008-05-30 | 2009-12-10 | Ntt Electornics Corp | クロック再生用イネーブル生成回路及びクロック再生回路 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4927033B2 (ja) | 2008-05-30 | 2012-05-09 | Ｎｔｔエレクトロニクス株式会社 | クロック再生用信号生成方法及びクロック再生回路 |
-
1991
- 1991-06-25 JP JP3153089A patent/JP2697371B2/ja not_active Expired - Fee Related
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| USPP16392P3 (en) | 2004-03-25 | 2006-03-28 | Suntory Flowers Limited | Petunia plant named ‘Suncopaho’ |
| JP2007336043A (ja) * | 2006-06-13 | 2007-12-27 | Fujitsu Ltd | 光伝送装置 |
| JP4699292B2 (ja) * | 2006-06-13 | 2011-06-08 | 富士通株式会社 | 光伝送装置 |
| JP2009290735A (ja) * | 2008-05-30 | 2009-12-10 | Ntt Electornics Corp | クロック再生用イネーブル生成回路及びクロック再生回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2697371B2 (ja) | 1998-01-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1585243B1 (en) | Method of and apparatus for demultiplexing digital signal streams | |
| US5982828A (en) | Synchronous data transfer system using time stamp | |
| US5602882A (en) | Digital jitter attenuator using selection of multi-phase clocks and auto-centering elastic buffer | |
| US6229863B1 (en) | Reducing waiting time jitter | |
| US5357514A (en) | Distributed bit-by-bit destuffing circuit for byte-stuffed multiframe data | |
| JPH04142812A (ja) | 位相同期回路 | |
| US4847875A (en) | Timing circuit including jitter compensation | |
| US5289508A (en) | Clock information transmitting device and clock information receiving device | |
| JP3398593B2 (ja) | ペイロード相対位置変更要求装置及びそれを含む伝送装置 | |
| JPH0766814A (ja) | Ａｔｍクロック再生装置 | |
| US5680422A (en) | Method and apparatus for reducing waiting time jitter in pulse stuffing synchronized digital communications | |
| JP2697371B2 (ja) | スタッフ多重通信受信回路 | |
| US5548624A (en) | Destuff circuit for asynchronous digital signals | |
| JP2865115B2 (ja) | デスタッフ回路 | |
| JP3123511B2 (ja) | 位相制御装置 | |
| JP2952935B2 (ja) | 非同期データ伝送システム | |
| US5937021A (en) | Digital phase-locked loop for clock recovery | |
| JP2630057B2 (ja) | ディジタル同期網のデスタッフ回路 | |
| KR100200826B1 (ko) | 위상동기 일치회로 | |
| JPH05244113A (ja) | データ伝送装置 | |
| JPH05191372A (ja) | スタッフ同期回路 | |
| KR0162461B1 (ko) | 저주파수에 적합한 전폭 디지탈 피엘엘 | |
| JPH05308352A (ja) | クロック再生方式 | |
| JPH05110552A (ja) | データ伝送装置 | |
| JPH03244238A (ja) | スタッフ多重変換装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |