JP4699292B2 - 光伝送装置 - Google Patents
光伝送装置 Download PDFInfo
- Publication number
- JP4699292B2 JP4699292B2 JP2006163272A JP2006163272A JP4699292B2 JP 4699292 B2 JP4699292 B2 JP 4699292B2 JP 2006163272 A JP2006163272 A JP 2006163272A JP 2006163272 A JP2006163272 A JP 2006163272A JP 4699292 B2 JP4699292 B2 JP 4699292B2
- Authority
- JP
- Japan
- Prior art keywords
- pulse
- data
- main signal
- line
- fifo memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000003287 optical effect Effects 0.000 title claims description 112
- 230000005540 biological transmission Effects 0.000 title claims description 34
- 238000012217 deletion Methods 0.000 claims description 52
- 230000037430 deletion Effects 0.000 claims description 52
- 230000005856 abnormality Effects 0.000 claims description 38
- 230000006870 function Effects 0.000 claims description 20
- 230000002159 abnormal effect Effects 0.000 claims description 10
- 238000001514 detection method Methods 0.000 claims description 10
- 239000000284 extract Substances 0.000 claims description 7
- 238000010586 diagram Methods 0.000 description 23
- 238000012544 monitoring process Methods 0.000 description 8
- 230000007423 decrease Effects 0.000 description 7
- 230000001360 synchronised effect Effects 0.000 description 7
- 230000010355 oscillation Effects 0.000 description 6
- 238000006243 chemical reaction Methods 0.000 description 5
- 102100040338 Ubiquitin-associated and SH3 domain-containing protein B Human genes 0.000 description 4
- 101710143616 Ubiquitin-associated and SH3 domain-containing protein B Proteins 0.000 description 4
- 239000011022 opal Substances 0.000 description 4
- 238000012545 processing Methods 0.000 description 4
- 238000004891 communication Methods 0.000 description 3
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 3
- 238000003780 insertion Methods 0.000 description 3
- 230000037431 insertion Effects 0.000 description 3
- 238000000605 extraction Methods 0.000 description 2
- 238000011084 recovery Methods 0.000 description 2
- 101100478122 Caenorhabditis elegans spe-9 gene Proteins 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000006641 stabilisation Effects 0.000 description 1
- 238000011105 stabilization Methods 0.000 description 1
Images
Landscapes
- Time-Division Multiplex Systems (AREA)
- Optical Communication System (AREA)
Description
本発明は、光伝送装置に係わり、特に回線異常時における回線切り替え機能及び主信号データに含まれるスタッフデータを削除するデスタッフ機能を備えた光伝送装置に関する。
通信量の増大により大容量伝送可能な光通信を利用した同期光通信網SDH(Synchronous Digital Hierarchy)および、SONET(Synchronous Optical Network)ではそれぞれSTM-N, STS-N(N：整数)のフレームフォーマットにしたがってユーザデータを多重伝送する。図１２は51.84MbpsのSTS-1のフレーム構成図であり、全体として9×90 (bytes/125μs)を有し、3×9 bytesのオーバヘッドOH、87×9 bytesのSTSペイロードSTS-1 SPEで構成され、ペイロードにおける9 bytesはパスオーバヘッドPOHで、残りの86×9 bytesに複数の低次群チャンネルのパケットが多重される。同期光通信網SONETでは上記STS-1の他に、フレームフォーマットとしてSTS-3(155.52Mbps)、STS-12(622.08Mbps)、STS-48(2.488Gbps)、．．．などがあり、光伝送路により適宜使用できるようになっている。
同期光通信網SDHおよびSONETのネットワーク構成として信頼性確保の観点から伝送装置TRUを図１３に示すようにリング状に接続し、かつ、WDM回線に冗長性を持たせたリング構成が知られている。リング構成によれば、WDMリンクの左回りが現用（Work）光回線、右回りが予備(Protect)光回線であり、現用光回線に回線断等の回線異常が発生すると、予備光回線に切り替える。この切替時間は顧客にとって回線不通になるため、50msec以下に規定されている。この切替時間を占めるのは、(１)回線切替時間、(２)主信号クロック信号を発生するPLLの安定時間及び(３)デスタッフ回路内に設けられるFIFOメモリの半分まで主信号データを書き込むに要する時間(FIFOセンタリング時間)であり、50msec以下にしなければならない。
光伝送装置の回線切替仕様は以下のように規定されている。
1.ユニットの光入力断から回線を切り替えてエラーが無くなるまで50msec以下。
この50msのうち、光入力断通知から装置ソフト(回線切替制御部)が回線切替を行なうのに最大30msec要する。
このため、切替時間を50msec以下にするには、回線が切り替えられてから20msec以内にエラー復旧する必要がある。すなわち、20msec以内にPLLが主信号クロック信号を安定に出力し、かつ、FIFOセンタリングを完了しなければならない。
光伝送装置の回線切替仕様は以下のように規定されている。
1.ユニットの光入力断から回線を切り替えてエラーが無くなるまで50msec以下。
この50msのうち、光入力断通知から装置ソフト(回線切替制御部)が回線切替を行なうのに最大30msec要する。
このため、切替時間を50msec以下にするには、回線が切り替えられてから20msec以内にエラー復旧する必要がある。すなわち、20msec以内にPLLが主信号クロック信号を安定に出力し、かつ、FIFOセンタリングを完了しなければならない。
図１４は従来の光伝送装置TRUの本発明に関連する部分の構成図である。回線切替制御部１は、現用光回線の断検出部2あるいは予備光回線の断検出部３から光切断の通知を受信すればソフト処理により回線切替信号を光スイッチ4に入力する。この信号により光スイッチ４は現用光回線から予備光回線へ、あるいは現用光回線から予備光回線へ光回線を切り替えて光受信機5に入力する。
光受信機5は光信号より主信号データと主信号クロックを抽出すると共に、光信号レベルが設定レベル以下の場合に光断アラーム信号OPALを発生し、また、主信号クロックを発生するPLLが同期外れ状態のときCDR(Clock Data Recovery)同期はずれアラームSOALを発生する。図１５は光受信機5の構成図であり、光信号を電気信号に変換する光電変換部5a, 主信号データ/主信号クロック抽出部5b、光電変換部から出力する電気信号レベルと設定レベルVrefを比較し、設定レベル以下のときに光断アラーム信号OPALを出力する比較部5cで構成されている。主信号データ/主信号クロック抽出部8bは光電変換された電気信号(主信号)を増幅するアンプ8aと、主信号に含まれる主信号クロックを発生すると共にCDR同期はずれアラームSOALを発生するPLL回路8bと、主信号クロックに同期して主信号データを出力するフリップフロップ8cを備えている。
光受信機5は光信号より主信号データと主信号クロックを抽出すると共に、光信号レベルが設定レベル以下の場合に光断アラーム信号OPALを発生し、また、主信号クロックを発生するPLLが同期外れ状態のときCDR(Clock Data Recovery)同期はずれアラームSOALを発生する。図１５は光受信機5の構成図であり、光信号を電気信号に変換する光電変換部5a, 主信号データ/主信号クロック抽出部5b、光電変換部から出力する電気信号レベルと設定レベルVrefを比較し、設定レベル以下のときに光断アラーム信号OPALを出力する比較部5cで構成されている。主信号データ/主信号クロック抽出部8bは光電変換された電気信号(主信号)を増幅するアンプ8aと、主信号に含まれる主信号クロックを発生すると共にCDR同期はずれアラームSOALを発生するPLL回路8bと、主信号クロックに同期して主信号データを出力するフリップフロップ8cを備えている。
図１４に戻ってFIFOリセット信号発生部6は回線切替完了後に光信号レベルが設定レベル以上になり、かつ、PLLが安定して同期外れ状態でなくなったとき、後述するFIFOメモリのリセットを行なうFIFOリセット信号RSを発生する。デスタッフ部7は光受信器5より主信号データと主信号クロックを入力され、主信号データに含まれるスタッフデータを削除し、データ間隔を均一にして送出する。図１６はデスタッフ部7の概略動作説明図である。主信号には(A)に示すように送信側において同期合わせ用のスタッフバイトSが挿入されている。このスタッフバイトSの挿入位置はオーバヘッドOHのポインタより既知であるから、（B）のバイトクロック信号よりスタッフバイトに対応する位置のクロックパルス((C)参照)を削除し、（D）に示すパルス列を発生する。同時にスタッフバイトSを削除した主信号データをFIFOメモリに記録する。FIFOメモリには（E）に示すようにスタッフバイトSを除いた位置で主信号データが間延びした状態になって入力する。しかる後、（D）のパルスの周波数と同一周波数のFIFO読出しパルスをPLL制御で発生し、該読出しパルスによりFIFOメモリから主信号データを読み出せば均一なタイミングで主信号データを出力して後段に送出できる。
図１７はデスタッフ部7の構成図、図１８はPLL位相差信号発生のタイムチャートである。
変換部7aはビット列の主信号データを例えばバイト単位の主信号データに変換し、分周器7bは主信号クロックを1/m、例えば１/8に分周し、FIFOメモリの書き込みパルスWPとしてFIFO部7cとパルス削除部7dに入力する。オーバヘッド監視部7eはオーバヘッドを参照してスタッフバイト位置を識別し、FIFO部7cとパルス削除部7ｄに入力する。FIFO部7cはスタッフバイト位置では入力データをFIFOメモリに書き込まないようにし、これによりスタッフバイトを除いた主信号データがFIFOメモリに書き込みパルスWPにより保存される。また、パルス削除部７dは書き込みパルスWPからスタッフデータに対応する位置のパルスを削除し、パルスWP′を出力する。
電圧可変発振器(VCO)7fはPLL制御により発生する入力電圧信号に応じた周波数のパルスを発生し、分周部７ｇは電圧可変発振器から出力するパルスを1/nに分周してFIFO読出しパルスRPを発生する。FIFO部7cはこのFIFO読出しパルスRPによりFIFOメモリより主信号データを読み出して出力する。
分周部７hは読出しパルスRPを１/2に分周してパルスRP′(図１８参照)を発生し、フリップフロップ7iは該分周されたパルスRP′をデータとし、パルスWP′をクロックとしてセット/リセットを行なってパルスWP′′を出力する。EXOR回路7jはパルスRP′とパルスWP′′との位相差を示す信号PDを出力し、低域フィルタ7kは該位相差信号PDを平滑化して電圧可変発振器7fに入力する。各部７f〜7kはPLL回路を構成しており、最終的に読出しパルスRPの周波数は、パルス削除部７dから出力するパルスWP′の周波数に等しくなり、FIFOメモリから均一なタイミングで主信号データが読み出されて出力される。
変換部7aはビット列の主信号データを例えばバイト単位の主信号データに変換し、分周器7bは主信号クロックを1/m、例えば１/8に分周し、FIFOメモリの書き込みパルスWPとしてFIFO部7cとパルス削除部7dに入力する。オーバヘッド監視部7eはオーバヘッドを参照してスタッフバイト位置を識別し、FIFO部7cとパルス削除部7ｄに入力する。FIFO部7cはスタッフバイト位置では入力データをFIFOメモリに書き込まないようにし、これによりスタッフバイトを除いた主信号データがFIFOメモリに書き込みパルスWPにより保存される。また、パルス削除部７dは書き込みパルスWPからスタッフデータに対応する位置のパルスを削除し、パルスWP′を出力する。
電圧可変発振器(VCO)7fはPLL制御により発生する入力電圧信号に応じた周波数のパルスを発生し、分周部７ｇは電圧可変発振器から出力するパルスを1/nに分周してFIFO読出しパルスRPを発生する。FIFO部7cはこのFIFO読出しパルスRPによりFIFOメモリより主信号データを読み出して出力する。
分周部７hは読出しパルスRPを１/2に分周してパルスRP′(図１８参照)を発生し、フリップフロップ7iは該分周されたパルスRP′をデータとし、パルスWP′をクロックとしてセット/リセットを行なってパルスWP′′を出力する。EXOR回路7jはパルスRP′とパルスWP′′との位相差を示す信号PDを出力し、低域フィルタ7kは該位相差信号PDを平滑化して電圧可変発振器7fに入力する。各部７f〜7kはPLL回路を構成しており、最終的に読出しパルスRPの周波数は、パルス削除部７dから出力するパルスWP′の周波数に等しくなり、FIFOメモリから均一なタイミングで主信号データが読み出されて出力される。
図１９、図２０はFIFOメモリの書き込み読出し制御の説明図であり、FIFOメモリFMの容量はMサイズ(アドレス１〜アドレスM)である。(A)に示すようにリセットされてFIFOメモリFMにデータが書き込まれていない状態において、FIFO部7cはスタッフデータが削除された主信号データをアドレス１から順番にFIFOメモリに書き込み、(B)に示すようにメモリサイズの半分まで主信号データを書き込んでから該主信号データをアドレス１から順番に読み出す。なお、図中WADは書き込みアドレスを、RADは読出しアドレスを意味している。以後、FIFO部7cは書き込みと読み出しを並行して行ない、書き込みパルス周波数fWPと読出しパルス周波数fRPが等しいとき、(C)に示すようにアドレスMへの書き込みとアドレスM/2からの読み出しが同時に行なわれ、次のタイミングで、(D)に示すようにアドレス１への書き込みとアドレスM/2+1からの読み出しが同時に行なわれ、以後、上記の動作が繰り返される。
以上のように読出しパルス周波数fRPと書き込みパルス周波数fWPとが等しいときには、図２０(A)に示すようにアドレス１への書き込みとアドレス(M/2+1)からの読み出しが同時に行なわれ、アドレス差はM/2でFIFOメモリFMには常にM/2個の未読出しデータが記憶されている。しかし、読出しパルス周波数fRPが書き込みパルス周波数fWPより大きいときには、図２０(B)に示すようにアドレス差はM/2以下になり、未読出しデータ数がM/2より少なくなってゆく。又、読出しパルス周波数fRPが書き込みパルス周波数fWPより小さいときには、図２０(C)に示すようにアドレス差はM/2より大きくなり、未読出しデータ数がM/2より多くなる。図２０(B)に示す状態において、読出しパルス周波数fRPが書き込みパルス周波数fWPより大きい状態が継続すると未読出しデータが存在しなくなるアンダーフロー状態になリ、主信号データを連続して出力できなくなる。また、図２０(C)に示す状態において、読出しパルス周波数fRPが書き込みパルス周波数fWPより小さい状態が継続するとFIFOメモリFMが未読出しデータで満杯になるオーバフロー状態になリ、主信号データをFIFOメモリに書き込めなくなる。なお、FIFO部は未読み出しデータ量がUFL以下になるとアンダーフロー状態とみなし、また、OFL以上になるとオーバフロー状態とみなしてFIFOエラーを発生する
図２１は現用回線に障害が発生して回線復旧するまでのタイムチャートであり、時刻t1において現用回線に障害が発生して回線切替制御部１に通知され、時刻t3において予備回線への切替が完了する。この間、光信号は光受信器５に入力しないため、主信号クロックが発生せず、パルス削除部７d(図１７)の出力は"１"または"０"に固定され、EXOR回路7jの位相差信号PDの位相差はデューティ50％に固定され、電圧可変発振器7fはフリーラン状態になってその発振周波数は例えば図２１に示すように増加する。また、FIFOメモリの未読出しデータ量が減少して時刻t2においてアンダーフロー状態になり、FIFOエラーとなる。かかる状態において、時刻t3において予備回線に切替が完了すると、予備回線からの光信号を用いて主信号クロックの抽出が行なわれ、時刻t４においてFIFOリセット信号RSが発生する。これにより、FIFOメモリがリセットされ、以後、図１９で説明したFIFOメモリへの主信号データの書き込み、読出し制御が行われる。
・従来技術の第１の問題点
読出しパルス周波数fRPと書き込みパルス周波数fWPとが等しい場合、FIFOメモリFMにM/2個の未読出しデータが記憶されている状態（センタリング状態）が最もアンダーフロー及びオーバフローになりにくい好ましい状態である。このため、回線断後の回線復旧時にFIFOリセット信号RSによりFIFOメモリFMをリセットし、図１９に示す書き込み、読出し制御を行なってセンタリング状態にしている。
ところで、FIFOリセット時において読出しパルス周波数fRPが書き込みパルス周波数fWPより大きければ、図２２の（A）に示すようにリセットによりアドレス差をM/2より大きくし、未読出しデータ数をM/2より多くすることが理想的である。しかし、従来は前述のようにFIFOリセットにより(B)に示すようにアドレス差をM/2にし、未読出しデータ数をM/2にする。このため、未読出しデータ数にΔDの差(オフセット)が生じ、読出しパルスRPの周波数が安定するまでに未読出しデータ数が(C)に示すように減少し、安定後はこの少ない未読出しデータ数を維持しながらFIFOメモリへの主信号データの書き込み、読出し制御が行われる。しかし、未読出しデータ数が少ないため、温度変化、その他の原因で読出しパルス周波数fRPが書き込みパルス周波数fWPより大きくなると（D）に示すように未読出しデータが存在しないアンダーフロー状態になってFIFOエラーが発生する。
また、FIFOリセット時において読出しパルス周波数fRPが書き込みパルス周波数fWPより小さければ、図２２の（E）に示すようにリセットによりアドレス差をM/2より小さくし、未読出しデータ数をM/2より少なくすることが理想的である。しかし、従来は前述のようにFIFOリセットにより(F)に示すようにアドレス差をM/2にし、未読出しデータ数をM/2にする。このため、未読出しデータ数にΔDの差(オフセット)が生じ、読出しパルスRPの周波数が安定するまでに未読出しデータ数が(G)に示すように増加し、安定後はこの多い未読出しデータ数を維持しながらFIFOメモリへの主信号データの書き込み、読出し制御が行われる。しかし、未読出しデータ数が多いため、温度変化、その他の原因で読出しパルス周波数fRPが書き込みパルス周波数fWPより小さくなると（H）に示すように未読出しデータでFIFOメモリが満杯になるオーバフロー状態になってFIFOエラーが発生する。
読出しパルス周波数fRPと書き込みパルス周波数fWPとが等しい場合、FIFOメモリFMにM/2個の未読出しデータが記憶されている状態（センタリング状態）が最もアンダーフロー及びオーバフローになりにくい好ましい状態である。このため、回線断後の回線復旧時にFIFOリセット信号RSによりFIFOメモリFMをリセットし、図１９に示す書き込み、読出し制御を行なってセンタリング状態にしている。
ところで、FIFOリセット時において読出しパルス周波数fRPが書き込みパルス周波数fWPより大きければ、図２２の（A）に示すようにリセットによりアドレス差をM/2より大きくし、未読出しデータ数をM/2より多くすることが理想的である。しかし、従来は前述のようにFIFOリセットにより(B)に示すようにアドレス差をM/2にし、未読出しデータ数をM/2にする。このため、未読出しデータ数にΔDの差(オフセット)が生じ、読出しパルスRPの周波数が安定するまでに未読出しデータ数が(C)に示すように減少し、安定後はこの少ない未読出しデータ数を維持しながらFIFOメモリへの主信号データの書き込み、読出し制御が行われる。しかし、未読出しデータ数が少ないため、温度変化、その他の原因で読出しパルス周波数fRPが書き込みパルス周波数fWPより大きくなると（D）に示すように未読出しデータが存在しないアンダーフロー状態になってFIFOエラーが発生する。
また、FIFOリセット時において読出しパルス周波数fRPが書き込みパルス周波数fWPより小さければ、図２２の（E）に示すようにリセットによりアドレス差をM/2より小さくし、未読出しデータ数をM/2より少なくすることが理想的である。しかし、従来は前述のようにFIFOリセットにより(F)に示すようにアドレス差をM/2にし、未読出しデータ数をM/2にする。このため、未読出しデータ数にΔDの差(オフセット)が生じ、読出しパルスRPの周波数が安定するまでに未読出しデータ数が(G)に示すように増加し、安定後はこの多い未読出しデータ数を維持しながらFIFOメモリへの主信号データの書き込み、読出し制御が行われる。しかし、未読出しデータ数が多いため、温度変化、その他の原因で読出しパルス周波数fRPが書き込みパルス周波数fWPより小さくなると（H）に示すように未読出しデータでFIFOメモリが満杯になるオーバフロー状態になってFIFOエラーが発生する。
・従来技術の第２の問題点
図２１で説明したように、入力断時、EXOR回路7jの位相差信号PDの位相差がデューティ50％に固定され、フリーラン状態になる。このため、電圧可変発振器7fの発振周波数は図２１に示すように増加する。このとき、温度などの環境により可変電圧発振器7fの発振周波数(読出しパルスRPの周波数)と書き込みパルスの周波数との差が大きくなって、FIFOリセット後に安定するまでに時間を要し、最悪FIFOエラーが発生する。
・従来技術の第３の問題点
回線切り替え後のFIFOリセットは、光信号レベルが設定レベル以上になり、かつ、PLLが安定して同期外れ状態でなくなったとき、FIFOリセット信号発生部６(図１４)がFIFOリセット信号RSを発生して行なう。しかし、光断アラームを検出するための基準電圧のバラツキやCDR(Clock Data Recovery)の周波数安定時のバラツキにより、20msec以内にFIFOリセットを行なえない場合が生じる。又、FIFOリセット後、未読み出しデータ量がM/2になるまで時間を要する。
従来技術としてデスタッフ制御回路を用いてスタッフの有無によりメモリへの書き込みクロックを制御するものがある(特許文献１)。しかし、この従来技術は上記の第１〜第３の問題点を解決するものではない。
特開平５−３４６３号公報
図２１で説明したように、入力断時、EXOR回路7jの位相差信号PDの位相差がデューティ50％に固定され、フリーラン状態になる。このため、電圧可変発振器7fの発振周波数は図２１に示すように増加する。このとき、温度などの環境により可変電圧発振器7fの発振周波数(読出しパルスRPの周波数)と書き込みパルスの周波数との差が大きくなって、FIFOリセット後に安定するまでに時間を要し、最悪FIFOエラーが発生する。
・従来技術の第３の問題点
回線切り替え後のFIFOリセットは、光信号レベルが設定レベル以上になり、かつ、PLLが安定して同期外れ状態でなくなったとき、FIFOリセット信号発生部６(図１４)がFIFOリセット信号RSを発生して行なう。しかし、光断アラームを検出するための基準電圧のバラツキやCDR(Clock Data Recovery)の周波数安定時のバラツキにより、20msec以内にFIFOリセットを行なえない場合が生じる。又、FIFOリセット後、未読み出しデータ量がM/2になるまで時間を要する。
従来技術としてデスタッフ制御回路を用いてスタッフの有無によりメモリへの書き込みクロックを制御するものがある(特許文献１)。しかし、この従来技術は上記の第１〜第３の問題点を解決するものではない。
以上から、本発明の目的は、回線切り替え完了後に読出しパルス周波数が安定したとき、FIFOメモリにおける未読出しデータ数がM/2になるように制御(センタリング制御)して、FIFOエラーが生じないようにすることである。
本発明の別の目的は、FIFOリセット時における読み出しパルスの周波数と書き込みパルスの周波数との差を小さくし、FIFOリセット後に読出しパルス周波数が安定するまでの時間を短縮し、FIFOエラーが発生しないようにすることである。
本発明の別の目的は、リセット制御を終了する規定時刻においてデータ残量をほぼFIFOメモリのサイズMの1/2にしてFIFOエラー発生を防止することである。
本発明の別の目的は、FIFOリセット時における読み出しパルスの周波数と書き込みパルスの周波数との差を小さくし、FIFOリセット後に読出しパルス周波数が安定するまでの時間を短縮し、FIFOエラーが発生しないようにすることである。
本発明の別の目的は、リセット制御を終了する規定時刻においてデータ残量をほぼFIFOメモリのサイズMの1/2にしてFIFOエラー発生を防止することである。
上記課題は本発明によれば、回線異常時における回線切り替え機能及び主信号データに含まれるスタッフデータを削除するデスタッフ機能を備えた光伝送装置により達成される。
本発明の光伝送装置は、回線異常を検出して現用光回線と予備光回線の一方から他方に切り替える回線切り替え部、回線切り替え部から入力する光信号より主信号データと主信号クロックを抽出する光受信機、該主信号データに含まれるスタッフデータを削除するデスタッフ部を備え、前記デスタッフ部は、(1)前記スタッフデータを削除された主信号データを記憶するFIFOメモリと、該FIFOメモリをリセットしたとき、前記スタッフデータが削除された主信号データを順番にFIFOメモリに書き込み、メモリサイズの半分まで主信号データを書き込んでから該主信号データを順番に読み出す書き込み/読出し制御部とを備えたFIFO部、(2)前記FIFOメモリの読み出しパルスを発生する読み出しパルス発生部、(3)前記FIFOメモリの書き込みパルスとなる主信号クロックパルスからスタッフデータに対応する位置のクロックパルスを削除するパルス削除部、(4)前記クロックパルス削除部から出力するパルスと前記読み出しパルスの周波数が一致するように該読み出しパルスの周波数を制御する制御部、(5)回線異常発生により一方の光回線から他方の光回線への切り替え完了後に、FIFOメモリをリセットするリセット信号発生部、(6)前記FIFOメモリリセット後、読み出しパルス周波数が安定したとき、前記FIFOメモリのデータ残量とFIFOメモリのサイズMの１/2との差が零となるように前記パルス削除部から出力されるパルスの数を制御するパルス数制御部を備えている。
前記パルス数制御部は、前記FIFOメモリの書き込みアドレスと読出しアドレスの差をデータ残量とし、前記差が正であれば、前記パルス削除部から出力されるパルスに1パルス挿入するよう制御し、前記差が負であれば、前記パルスから1パルス削除するよう制御する制御部、前記制御部からの指示に従って前記パルスに1パルスを挿入し、あるいは前記パルスから1パルスを削除するパルス調整部を備えている。
前記リセット信号発生部は、正常時、前記FIFOメモリのデータ残量が第１の設定値より小さくなったとき及び該データ残量が第２の設定値より大きくなったときFIFOメモリをリセットし、回線異常時、前記第１の設定値と第２の設定値の差を狭くしてFIFOメモリのリセット制御を行い、回線異常検出時刻あるいは回線切替完了時刻から設定時間後に、第１、第２の設定値を正常時の値に戻す。
本発明の光伝送装置は、更に、前記主信号クロックパルスと同一周波数のパルスを発生する固定発振器、回線異常発生により主信号クロックパルスに代えて前記固定発振器から出力するパルスを前記パルス削除部に入力するパルス切り替え部、回線異常発生により前記パルス削除部のクロックパルス削除機能を停止する信号を発生するパルス削除停止信号発生部を備えている。
本発明の光伝送装置は、回線異常を検出して現用光回線と予備光回線の一方から他方に切り替える回線切り替え部、回線切り替え部から入力する光信号より主信号データと主信号クロックを抽出する光受信機、該主信号データに含まれるスタッフデータを削除するデスタッフ部を備え、前記デスタッフ部は、(1)前記スタッフデータを削除された主信号データを記憶するFIFOメモリと、該FIFOメモリをリセットしたとき、前記スタッフデータが削除された主信号データを順番にFIFOメモリに書き込み、メモリサイズの半分まで主信号データを書き込んでから該主信号データを順番に読み出す書き込み/読出し制御部とを備えたFIFO部、(2)前記FIFOメモリの読み出しパルスを発生する読み出しパルス発生部、(3)前記FIFOメモリの書き込みパルスとなる主信号クロックパルスからスタッフデータに対応する位置のクロックパルスを削除するパルス削除部、(4)前記クロックパルス削除部から出力するパルスと前記読み出しパルスの周波数が一致するように該読み出しパルスの周波数を制御する制御部、(5)回線異常発生により一方の光回線から他方の光回線への切り替え完了後に、FIFOメモリをリセットするリセット信号発生部、(6)前記FIFOメモリリセット後、読み出しパルス周波数が安定したとき、前記FIFOメモリのデータ残量とFIFOメモリのサイズMの１/2との差が零となるように前記パルス削除部から出力されるパルスの数を制御するパルス数制御部を備えている。
前記パルス数制御部は、前記FIFOメモリの書き込みアドレスと読出しアドレスの差をデータ残量とし、前記差が正であれば、前記パルス削除部から出力されるパルスに1パルス挿入するよう制御し、前記差が負であれば、前記パルスから1パルス削除するよう制御する制御部、前記制御部からの指示に従って前記パルスに1パルスを挿入し、あるいは前記パルスから1パルスを削除するパルス調整部を備えている。
前記リセット信号発生部は、正常時、前記FIFOメモリのデータ残量が第１の設定値より小さくなったとき及び該データ残量が第２の設定値より大きくなったときFIFOメモリをリセットし、回線異常時、前記第１の設定値と第２の設定値の差を狭くしてFIFOメモリのリセット制御を行い、回線異常検出時刻あるいは回線切替完了時刻から設定時間後に、第１、第２の設定値を正常時の値に戻す。
本発明の光伝送装置は、更に、前記主信号クロックパルスと同一周波数のパルスを発生する固定発振器、回線異常発生により主信号クロックパルスに代えて前記固定発振器から出力するパルスを前記パルス削除部に入力するパルス切り替え部、回線異常発生により前記パルス削除部のクロックパルス削除機能を停止する信号を発生するパルス削除停止信号発生部を備えている。
本発明によれば、FIFOメモリの読み出しパルスの周波数が安定したとき、FIFOメモリのデータ残量(未読み出しデータ量)をFIFOメモリのサイズMの１/2となるように制御(センタリング制御)するため、FIFOエラーが生じないようにできる。
本発明によれば、回線異常発生により主信号クロックパルスに代えて固定発振器から出力するパルスを使用し、該パルス周波数に読み出しパルスの周波数が一致するように制御するため、回線切り替え完了後のFIFOメモリリセット時における読み出しパルスの周波数と書き込みパルスの周波数との差を小さくでき、この結果、FIFOリセット後に読み出しパルスの周波数が安定するまでの時間を短縮でき、FIFOエラーが発生しないようにできる。
本発明によれば、正常時、FIFOメモリのデータ残量が第１の設定値より小さくなったとき及び該データ残量が第２の設定値より大きくなったときFIFOエラーとみなしてFIFOメモリをリセットし、回線異常時、前記第１の設定値と第２の設定値の差を狭くしてFIFOメモリのリセット制御を行い、回線異常検出時刻あるいは回線切替完了時刻から設定時間後に、第１、第２の設定値を正常時の値に戻すようにしたから、回線異常中において頻繁にリセット制御が行われるため規定時刻においてデータ残量をほぼFIFOメモリのサイズMの1/2にでき、FIFOエラー発生を防止できる。
本発明によれば、回線異常発生により主信号クロックパルスに代えて固定発振器から出力するパルスを使用し、該パルス周波数に読み出しパルスの周波数が一致するように制御するため、回線切り替え完了後のFIFOメモリリセット時における読み出しパルスの周波数と書き込みパルスの周波数との差を小さくでき、この結果、FIFOリセット後に読み出しパルスの周波数が安定するまでの時間を短縮でき、FIFOエラーが発生しないようにできる。
本発明によれば、正常時、FIFOメモリのデータ残量が第１の設定値より小さくなったとき及び該データ残量が第２の設定値より大きくなったときFIFOエラーとみなしてFIFOメモリをリセットし、回線異常時、前記第１の設定値と第２の設定値の差を狭くしてFIFOメモリのリセット制御を行い、回線異常検出時刻あるいは回線切替完了時刻から設定時間後に、第１、第２の設定値を正常時の値に戻すようにしたから、回線異常中において頻繁にリセット制御が行われるため規定時刻においてデータ残量をほぼFIFOメモリのサイズMの1/2にでき、FIFOエラー発生を防止できる。
（A）第1実施例
図１は光伝送装置TRUにおける本発明に関連する部分の構成図であり、以降の全実施例に適用できる。
回線切替制御部11は、現用光回線の断検出部12あるいは予備光回線の断検出部13から光信号断の通知を受信すればソフト処理により回線切替信号を光スイッチ14に入力する。この信号により光スイッチ14は現用光回線から予備光回線へ、あるいは現用光回線から予備光回線へ光回線を切り替えて光受信機15に入力する。
光受信機15は光信号より主信号データと主信号クロックを抽出すると共に、光信号レベルが設定レベル以下の場合に光断アラーム信号OPALを発生し、また、主信号クロックを発生するPLLが同期外れ状態のときCDR同期はずれアラームSOALを発生する。光受信機15は図１５に示す構成を備えている。
FIFOリセット信号発生部16は回線切替時に光信号レベルが設定レベル以上になり、かつ、PLLが安定して同期外れ状態でなくなったとき、FIFOメモリのリセットを行なうFIFOリセット信号RSを発生する。回線異常信号発生部17は断検出部12、13から光信号断検出信号が発生したとき回線異常信号を発生し、回線切替制御部11から回線切替信号が出力されたとき回線異常信号の発生を停止する。デスタッフ部18は光受信器15より主信号データと主信号クロックを入力され、主信号データに含まれるスタッフデータを削除し、データ間隔を均一にして送出する。
図１は光伝送装置TRUにおける本発明に関連する部分の構成図であり、以降の全実施例に適用できる。
回線切替制御部11は、現用光回線の断検出部12あるいは予備光回線の断検出部13から光信号断の通知を受信すればソフト処理により回線切替信号を光スイッチ14に入力する。この信号により光スイッチ14は現用光回線から予備光回線へ、あるいは現用光回線から予備光回線へ光回線を切り替えて光受信機15に入力する。
光受信機15は光信号より主信号データと主信号クロックを抽出すると共に、光信号レベルが設定レベル以下の場合に光断アラーム信号OPALを発生し、また、主信号クロックを発生するPLLが同期外れ状態のときCDR同期はずれアラームSOALを発生する。光受信機15は図１５に示す構成を備えている。
FIFOリセット信号発生部16は回線切替時に光信号レベルが設定レベル以上になり、かつ、PLLが安定して同期外れ状態でなくなったとき、FIFOメモリのリセットを行なうFIFOリセット信号RSを発生する。回線異常信号発生部17は断検出部12、13から光信号断検出信号が発生したとき回線異常信号を発生し、回線切替制御部11から回線切替信号が出力されたとき回線異常信号の発生を停止する。デスタッフ部18は光受信器15より主信号データと主信号クロックを入力され、主信号データに含まれるスタッフデータを削除し、データ間隔を均一にして送出する。
図２は第1実施例のデスタッフ部18の構成図である。変換部18aはビット列の主信号データを例えばバイト単位の主信号データに変換し、分周器18bは主信号クロックを1/m、例えば１/8に分周し、FIFOメモリの書き込みパルスWPとしてFIFO部18cとパルス削除部18dに入力する。オーバヘッド監視部18eはオーバヘッドを参照してスタッフバイト位置を識別し、FIFO部18cとパルス削除部18dに入力する。FIFO部18cはスタッフバイト位置では入力データをFIFOメモリに書き込まないようにし、これによりスタッフバイトを除いた主信号データがFIFOメモリに書き込みパルスWPにより保存される。また、パルス削除部18dは書き込みパルスWPからスタッフデータに対応する位置のパルスを削除してパルスWP′を出力する。
電圧可変発振器(VCO)18ｆはPLL制御により発生する入力電圧信号に応じた周波数のパルスを発生し、分周部18ｇは電圧可変発振器から出力するパルスを1/nに分周してFIFO読出しパルスRPを発生する。FIFO部18cはこのFIFO読出しパルスRPによりFIFOメモリより主信号データを読み出して出力する。
分周部18hは読出しパルスRPを１/2に分周してパルスRP′(図１８参照)を発生し、フリップフロップ18iは該分周されたパルスRP′をデータとし、パルスWP′をクロックとしてセット/リセットを行なってパルスWP′′を出力する。EXOR回路18jはパルスRP′とパル
スWP′′との位相差を示す信号PDを出力し、低域フィルタ18kは該位相差信号PDを平滑化して電圧可変発振器18fに入力する。各部18f〜18kはPLL回路を構成しており、最終的に読出しパルスRPの周波数は、パルス削除部18dから出力するパルスWP′の周波数に等しくなり、FIFOメモリから均一なタイミングで主信号データが読み出されて出力される。
電圧可変発振器(VCO)18ｆはPLL制御により発生する入力電圧信号に応じた周波数のパルスを発生し、分周部18ｇは電圧可変発振器から出力するパルスを1/nに分周してFIFO読出しパルスRPを発生する。FIFO部18cはこのFIFO読出しパルスRPによりFIFOメモリより主信号データを読み出して出力する。
分周部18hは読出しパルスRPを１/2に分周してパルスRP′(図１８参照)を発生し、フリップフロップ18iは該分周されたパルスRP′をデータとし、パルスWP′をクロックとしてセット/リセットを行なってパルスWP′′を出力する。EXOR回路18jはパルスRP′とパル
スWP′′との位相差を示す信号PDを出力し、低域フィルタ18kは該位相差信号PDを平滑化して電圧可変発振器18fに入力する。各部18f〜18kはPLL回路を構成しており、最終的に読出しパルスRPの周波数は、パルス削除部18dから出力するパルスWP′の周波数に等しくなり、FIFOメモリから均一なタイミングで主信号データが読み出されて出力される。
図３はFIFO部の構成図であり、容量MのFIFOメモリ31は０〜（M−1）のアドレスを備え、FIFO(First In First Out)の態様で主信号データが書き込まれ、読み出されるようになっている。書き込み制御部32は、オーバヘッド監視部18eからイネーブル信号enbが入力されているときに書き込みパルスWPにより主信号データをFIFOメモリ31の所定アドレスWADに書き込み、書き込みアドレスWADを1カウントアップする（WAD+1=WAD）。なお、オーバヘッド監視部18eはスタッフバイト位置でのみイネーブル信号enbを出力しないから、書き込み制御部32はスタッフバイト以外の主信号データをFIFOメモリ31に書き込む。又、読出し制御部33は読出しパルスRPによりFIFOメモリ31の所定アドレスRADより主信号データを読み出して出力し、読出しアドレスRADを1カウントアップする（RAD+1=RAD）。
FIFOメモリ31はFIFOリセット信号によりクリアされ、又、書き込み制御部32はFIFOリセット信号によりアドレス0から書き込みを開始し、読出し制御部23はFIFOリセット信号によりアドレスM/2から読み出しを開始し、以後、上記の主信号データのFIFOメモリ21への書き込みと読み出しが行なわれる。FIFOモニター部34はFIFOメモリの書き込みアドレスWADと読出しアドレスRADの差（＝WAD−RAD）をデータ残量(未読出しデータ量)Rとし出力する。
FIFOメモリ31はFIFOリセット信号によりクリアされ、又、書き込み制御部32はFIFOリセット信号によりアドレス0から書き込みを開始し、読出し制御部23はFIFOリセット信号によりアドレスM/2から読み出しを開始し、以後、上記の主信号データのFIFOメモリ21への書き込みと読み出しが行なわれる。FIFOモニター部34はFIFOメモリの書き込みアドレスWADと読出しアドレスRADの差（＝WAD−RAD）をデータ残量(未読出しデータ量)Rとし出力する。
図2に戻って、センタリング制御部21は、パルス削除部18ｄから出力されるパルス列WP′にパルスを挿入する制御、あるいは該パルス列WP′からパルスを削除する制御を行って読み出しパルス周波数を調整し、FIFOメモリのデータ残量がM/2となるように制御する(センタリング制御)。パルス調整部22は、センタリング制御部21からのパルス挿入/削除の指示(センタリング信号)に基づいてパルス列WP′にパルスを挿入し、あるいは該パルス列WP′からパルスを削除してフリップフロップ18iに入力する。
回線切替完了後に読出しパルスRPの周波数が安定したとき、未読出しデータ数が図４（A）に示すように減少し、あるいは図４（B）に示すように増加している場合がある。かかる状態は、アンダーフロー状態あるいはオーバフロー状態に近くなっておりFIFOエラーに発展する恐れがある。そこで、センタリング制御部21は、読出しパルスRPの周波数が安定したとき、上記のセンタリング制御を行ってデータ残量がM/2となるように制御する。すなわち、センタリング制御部21は、FIFOメモリの書き込みアドレスWADと読出しアドレスRADの差をデータ残量(=WAD−RAD)とし、該データ残量とFIFOメモリのサイズMの１/2との差(＝データ残量−M/2)が正であれば、パルス削除部18dから出力されるパルスWP′に1パルスを挿入するよう制御し、前記差が負であれば、パルスWP′から1パルスを削除するよう制御し、パルス調整部22は1パルス挿入指示によりパルスWP′に1パルスを挿入し、1パルス削除指示によりパルスWP′から1パルスを削除する。
図4(A)の場合、パルスWP′からパルスが削除されて読出しパルスRPの周波数が減少する。この結果、データ書き込み速度がデータ読出し速度より大きくなってFIFOメモリの未読出しデータ量が増加してM/2になるように制御が行われ、M/2になったときセンタリング制御が終了する。又、図4(B)の場合、パルスWP′にパルスが挿入されて読出しパルスRPの周波数が増加する。この結果、データ読み出し速度がデータ書き込み速度より大きくなってFIFOメモリの未読出しデータ量が減少してM/2になるように制御が行われ、M/2になったときセンタリング制御が終了する。
図4(A)の場合、パルスWP′からパルスが削除されて読出しパルスRPの周波数が減少する。この結果、データ書き込み速度がデータ読出し速度より大きくなってFIFOメモリの未読出しデータ量が増加してM/2になるように制御が行われ、M/2になったときセンタリング制御が終了する。又、図4(B)の場合、パルスWP′にパルスが挿入されて読出しパルスRPの周波数が増加する。この結果、データ読み出し速度がデータ書き込み速度より大きくなってFIFOメモリの未読出しデータ量が減少してM/2になるように制御が行われ、M/2になったときセンタリング制御が終了する。
図5はセンタリング制御処理フローである。回線切替完了後にFIFOメモリがリセットされる。該リセット後、設定時間T経過したとき(ステップ101)、センタリング制御部21は、FIFOデータ残量Rを読取る(ステップ102)。設定時間Tは読出しパルス周波数が安定したとみなせる時間であるが、読出しパルスRPの周波数が安定したことを検出してFIFO残量Rを読取るようにしても良い。ついで、センタリング制御部21は、データ残量とFIFOメモリのサイズMの１/2との差d(＝データ残量−M/2)を計算し(ステップ103)、該差dが0であるかチェックし(ステップ104)、0であればセンタリング制御を終了する。
差dが0でなければdの正負を判定し(ステップ105)、正であれば、1パルス挿入するようパルス調整部22に指示する(ステップ106)。これにより、パルス調整部22はパルス削除部18dから出力されるパルスWP′に1パルスを挿入し、読出しパルスRPの周波数が高くなるようにして未読み出しデータ量を少なくする。以後、センタリング制御部21は、ステップ104以降の処理を繰り返す。
一方、ステップ105において、差dが負であれば、1パルス削除するようパルス調整部22に指示する(ステップ107)。これにより、パルス調整部22はパルス削除部18dから出力されるパルスWP′から1パルスを削除し、読出しパルスRPの周波数が低くなるようにして未読み出しデータ量を多くする。以後、センタリング制御部21は、ステップ104以降の処理を繰り返す。
差dが0でなければdの正負を判定し(ステップ105)、正であれば、1パルス挿入するようパルス調整部22に指示する(ステップ106)。これにより、パルス調整部22はパルス削除部18dから出力されるパルスWP′に1パルスを挿入し、読出しパルスRPの周波数が高くなるようにして未読み出しデータ量を少なくする。以後、センタリング制御部21は、ステップ104以降の処理を繰り返す。
一方、ステップ105において、差dが負であれば、1パルス削除するようパルス調整部22に指示する(ステップ107)。これにより、パルス調整部22はパルス削除部18dから出力されるパルスWP′から1パルスを削除し、読出しパルスRPの周波数が低くなるようにして未読み出しデータ量を多くする。以後、センタリング制御部21は、ステップ104以降の処理を繰り返す。
図６は、現用回線に障害が発生して回線復旧するまでの第1実施例のタイムチャートであり、時刻t1において現用回線に障害が発生して回線切替制御部11に通知され、時刻t3において予備回線に切替が完了する。この間、光信号は光受信器15に入力しないため、主信号クロックが発生しない。このため、フリップフロップ18j(図２)の出力は"１"または"０"に固定され、EXOR回路18jの位相差信号PDの位相差はデューティ50％に固定され、電圧可変発振器18fはフリーラン状態になってその発振周波数は例えば図6に示すように増加する。また、FIFOメモリの未読出しデータ量が減少して時刻t2においてアンダーフロー状態になり、FIFOエラーとなる。かかる状態において、時刻t3において予備回線に切替が完了すると、予備回線からの光信号を用いて主信号クロックの抽出が行なわれ、時刻t４においてFIFOリセット信号発生部16(図１)からFIFOリセット信号RSが発生する。これにより、FIFOメモリ21がクリアされ、また、書き込みアドレスWADが0、読出しアドレスがM/2にリセットされる。
FIFOリセット時において読出しパルスRPの周波数fRPが書き込みパルスWPの周波数fWPより大きければ、図２２の(B)で示すオフセットΔDが生じ、読出しパルスRPの周波数が安定するまでに未読出しデータ数が(C)に示すように減少し、リセット後の所定時間後の時刻t5において読出しパルスRPの周波数が安定する。第1実施例ではこの時刻t5において図５のセンタリング制御を開始し、時刻t6において未読み出しデータ量をM/2にする。
また、FIFOリセット時において読出しパルス周波数fRPが書き込みパルス周波数fWPより小さければ、図２２の（Ｆ）に示すオフセットΔDが生じ、読出しパルスRPの周波数が安定するまでに未読出しデータ数が(G)に示すように増加し、リセット後の所定時間後の時刻t5において読出しパルスRPの周波数が安定する。第1実施例ではこの時刻t5において図５のセンタリング制御を開始し、時刻t6において未読み出しデータ量をM/2にする。
第１実施例によれば、FIFOメモリの読み出しパルスの周波数が安定したとき、FIFOメモリのデータ残量をFIFOメモリのサイズMの１/2となるように制御(センタリング制御)するため、FIFOエラーが生じないようにできる。
また、FIFOリセット時において読出しパルス周波数fRPが書き込みパルス周波数fWPより小さければ、図２２の（Ｆ）に示すオフセットΔDが生じ、読出しパルスRPの周波数が安定するまでに未読出しデータ数が(G)に示すように増加し、リセット後の所定時間後の時刻t5において読出しパルスRPの周波数が安定する。第1実施例ではこの時刻t5において図５のセンタリング制御を開始し、時刻t6において未読み出しデータ量をM/2にする。
第１実施例によれば、FIFOメモリの読み出しパルスの周波数が安定したとき、FIFOメモリのデータ残量をFIFOメモリのサイズMの１/2となるように制御(センタリング制御)するため、FIFOエラーが生じないようにできる。
（B）第2実施例
図７は本発明の第２実施例のデスタッフ部の構成図であり、図２の第１実施例のデスタッフ部と同一部分には同一符を付している。異なる点は、
(１)主信号クロックパルスと同一周波数のパルスを発生する固定発振器41を設けた点、
(２)回線異常発生により主信号クロックパルスに代えて固定発振器41から出力するパルスを選択してパルス削除部18dに入力するパルス切り替え部42を設けた点、
(3)光入力断アラーム信号OPALによりパルス削除部18ｄのクロックパルス削除機能を停止する点、である。
回線異常発生により主信号クロックが発生しない。このため、第1実施例ではフリップフロップ18iが"0"または"1"に固定され、EXOR回路18jの位相差信号PDの位相差がデューティ50％に固定され、フリーラン状態になる。フリーラン状態になると電圧可変発振器18fの発振周波数は図６に示すように増加する。このとき、温度などの環境により可変電圧発振器18fの発振周波数(読出しパルスRPの周波数)と書き込みパルスの周波数との差が大きくなって、FIFOリセット後に安定するまでに時間を要し、センタリング制御前に最悪FIFOエラーが発生する恐れがある。
そこで、第2実施例では、回線異常が発生したとき、主信号クロックパルスに代えて固定発振器41から出力するパルスをパルス削除部18dに入力すると共にパルス削除部のクロックパルス削除機能を停止する。クロックパルス削除機能を停止する理由は、回線異常時、オーバヘッド監視部18eに任意の信号が入力された状態になり、オーバヘッド監視部が該入力信号よりスタッフバイトを誤検出してパルス削除をパルス削除部18dに指示するからである。
図７は本発明の第２実施例のデスタッフ部の構成図であり、図２の第１実施例のデスタッフ部と同一部分には同一符を付している。異なる点は、
(１)主信号クロックパルスと同一周波数のパルスを発生する固定発振器41を設けた点、
(２)回線異常発生により主信号クロックパルスに代えて固定発振器41から出力するパルスを選択してパルス削除部18dに入力するパルス切り替え部42を設けた点、
(3)光入力断アラーム信号OPALによりパルス削除部18ｄのクロックパルス削除機能を停止する点、である。
回線異常発生により主信号クロックが発生しない。このため、第1実施例ではフリップフロップ18iが"0"または"1"に固定され、EXOR回路18jの位相差信号PDの位相差がデューティ50％に固定され、フリーラン状態になる。フリーラン状態になると電圧可変発振器18fの発振周波数は図６に示すように増加する。このとき、温度などの環境により可変電圧発振器18fの発振周波数(読出しパルスRPの周波数)と書き込みパルスの周波数との差が大きくなって、FIFOリセット後に安定するまでに時間を要し、センタリング制御前に最悪FIFOエラーが発生する恐れがある。
そこで、第2実施例では、回線異常が発生したとき、主信号クロックパルスに代えて固定発振器41から出力するパルスをパルス削除部18dに入力すると共にパルス削除部のクロックパルス削除機能を停止する。クロックパルス削除機能を停止する理由は、回線異常時、オーバヘッド監視部18eに任意の信号が入力された状態になり、オーバヘッド監視部が該入力信号よりスタッフバイトを誤検出してパルス削除をパルス削除部18dに指示するからである。
図８は現用回線に障害が発生して回線復旧するまでの第2実施例のタイムチャートであり、図６の第1実施例とほぼ同様である。異なる点は、回線異常発生によりPLL制御が動作を継続してフリーラン状態にならず、読出しパルスRPの周波数が第1実施例のように大きく変動しないことである。
第2実施例によれば、回線切り替え完了後のFIFOメモリリセット時における読み出しパルスの周波数と書き込みパルスの周波数との差を小さくでき、この結果、FIFOリセット後に読み出しパルスの周波数が安定するまでの時間を短縮でき、センタリング制御開始する前にFIFOエラーが発生しないようにできる。
第2実施例によれば、回線切り替え完了後のFIFOメモリリセット時における読み出しパルスの周波数と書き込みパルスの周波数との差を小さくでき、この結果、FIFOリセット後に読み出しパルスの周波数が安定するまでの時間を短縮でき、センタリング制御開始する前にFIFOエラーが発生しないようにできる。
（C）第3実施例
図９は本発明の第３実施例のデスタッフ部の構成図であり、図７の第２実施例のデスタッフ部と同一部分には同一符を付している。異なる点は、
(1)FIFOがアンダーフロー状態あるいはオーバフロー状態になったかを監視し、アンダーフロー状態あるいはオーバフロー状態になったとき、FIFO部18cをリセットするFIFOリセット部51を設けたこと、
(2)図1のFIFOリセット信号発生部16から出力するリセット信号でFIFO部18cをリセットしないようにしたこと、
(3)回線異常時、図10（B）に示すようにアンダーフロー状態と認定する第１の設定値THuをM/2に近い値にし、また、オーバフロー状態と認定する第２設定値THoをM/2に近い値にし、FIFO正常であるとみなすFIFOデータ残量(未読み出しデータ量)の範囲を狭めたこと、
(4)タイマー52を設け、回線異常発生してから所定時間(監視制御期間であり例えば50msec)後に前記第1、第2の設定値THu、THoを図10(A)に示す正常時の値に戻すこと、
である。なお、回線切替完了後所定時間(例えば20msec)後に、第1、第2の設定値THu、THoを正常時の値に戻すようにもできる。
FIFOリセット部51は正常時、FIFOデータ残量が図10(A)に示すTHu〜THoの範囲を超えたか監視し、越えればFIFOエラーとみなし、FIFO部18cをリセットする。又、回線異常時には図10（B）に示すように第１、第2の設定値THu、THoをM/2に近い値にし、THu〜THoの範囲を超えたか監視し、越えればFIFOエラーとみなし、FIFO部18cをリセットする。
また、FIFOリセット部51はタイマー52からタイムアップ信号が入力された場合には、第1、第2の設定値THu、THoを図10(A)に示す正常時の値に戻す
図９は本発明の第３実施例のデスタッフ部の構成図であり、図７の第２実施例のデスタッフ部と同一部分には同一符を付している。異なる点は、
(1)FIFOがアンダーフロー状態あるいはオーバフロー状態になったかを監視し、アンダーフロー状態あるいはオーバフロー状態になったとき、FIFO部18cをリセットするFIFOリセット部51を設けたこと、
(2)図1のFIFOリセット信号発生部16から出力するリセット信号でFIFO部18cをリセットしないようにしたこと、
(3)回線異常時、図10（B）に示すようにアンダーフロー状態と認定する第１の設定値THuをM/2に近い値にし、また、オーバフロー状態と認定する第２設定値THoをM/2に近い値にし、FIFO正常であるとみなすFIFOデータ残量(未読み出しデータ量)の範囲を狭めたこと、
(4)タイマー52を設け、回線異常発生してから所定時間(監視制御期間であり例えば50msec)後に前記第1、第2の設定値THu、THoを図10(A)に示す正常時の値に戻すこと、
である。なお、回線切替完了後所定時間(例えば20msec)後に、第1、第2の設定値THu、THoを正常時の値に戻すようにもできる。
FIFOリセット部51は正常時、FIFOデータ残量が図10(A)に示すTHu〜THoの範囲を超えたか監視し、越えればFIFOエラーとみなし、FIFO部18cをリセットする。又、回線異常時には図10（B）に示すように第１、第2の設定値THu、THoをM/2に近い値にし、THu〜THoの範囲を超えたか監視し、越えればFIFOエラーとみなし、FIFO部18cをリセットする。
また、FIFOリセット部51はタイマー52からタイムアップ信号が入力された場合には、第1、第2の設定値THu、THoを図10(A)に示す正常時の値に戻す
図１１は現用回線に障害が発生して回線復旧するまでの第3実施例のタイムチャートであり、図８の第２実施例とほぼ同様である。異なる点は、監視制御期間の間(t1〜t4)、THu〜THoの範囲を狭めた点である。THu〜THoの範囲が狭いため、頻繁にFIFOエラーが発生してFIFOリセットが行なわれる。このため、回線異常時においてFIFOデータ残量は図10（B）の第１、第2の設定値THu、THoの範囲に入るようになる。
第3実施例によれば、回線異常発生後規定された期間、頻繁にFIFOエラーが発生してFIFOリセットを行なうため、リセット制御を終了する規定時刻においてデータ残量をほぼFIFOメモリのサイズMの1/2にでき、FIFOエラー発生を防止することができる。
第3実施例によれば、回線異常発生後規定された期間、頻繁にFIFOエラーが発生してFIFOリセットを行なうため、リセット制御を終了する規定時刻においてデータ残量をほぼFIFOメモリのサイズMの1/2にでき、FIFOエラー発生を防止することができる。
・付記
(付記１）
回線異常時における回線切り替え機能及び主信号データに含まれるスタッフデータを削除するデスタッフ機能を備えた光伝送装置において、
回線異常を検出して現用光回線と予備光回線の一方から他方に切り替える回線切り替え部、
回線切り替え部から入力する光信号より主信号データと主信号クロックを抽出する光受信機、
該主信号データに含まれるスタッフデータを削除するデスタッフ部、
を備え、前記デスタッフ部は、
前記スタッフデータを削除された主信号データを記憶するFIFOメモリと、該FIFOメモリをリセットしたとき、前記スタッフデータが削除された主信号データを順番にFIFOメモリに書き込み、メモリサイズの半分まで主信号データを書き込んでから該主信号データを順番に読み出す書き込み/読出し制御部とを備えたFIFO部、
前記FIFOメモリの読み出しパルスを発生する読み出しパルス発生部、
前記FIFOメモリの書き込みパルスとなる主信号クロックパルスからスタッフデータに対応する位置のクロックパルスを削除するパルス削除部、
前記クロックパルス削除部から出力するパルスと前記読み出しパルスの周波数が一致するように該読み出しパルスの周波数を制御する制御部、
回線異常発生により一方の光回線から他方の光回線への切り替え完了後に、FIFOメモリをリセットするリセット信号発生部、
前記FIFOメモリリセット後、読み出しパルス周波数が安定したとき、前記FIFOメモリのデータ残量とFIFOメモリのサイズMの１/2との差が零となるように前記パルス削除部から出力されるパルスの数を制御するパルス数制御部、
を備えたことを特徴とする光伝送装置。
(付記２）
前記パルス数制御部は、前記FIFOメモリがリセットされてから所定時間後に、前記パルス数制御を開始する、
ことを特徴とする付記１記載の光伝送装置。
(付記３）
前記書き込みパルス周波数制御部は、
前記FIFOメモリの書き込みアドレスと読出しアドレスの差をデータ残量とし、前記差が正であれば、前記パルス削除部から出力されるパルスに1パルス挿入するよう制御し、前記差が負であれば、前記パルスから1パルス削除するよう制御する制御部、
前記制御部からの指示に従って前記パルスに1パルスを挿入し、あるいは前記パルスから1パルスを削除するパルス調整部、
を備えたことを特徴とする付記１または２記載の光伝送装置。
(付記４）
前記リセット信号発生部は、前記光受信機に入力する光信号レベルが設定レベル以上になり、かつ、光受信機から出力する主信号クロックが安定したとき、FIFOメモリをリセットすることを特徴とする付記１記載の光伝送装置。
(付記５）
前記リセット信号発生部は、
正常時、前記FIFOメモリのデータ残量が第１の設定値より小さくなったとき及び該データ残量が第２の設定値より大きくなったときFIFOメモリをリセットし、
回線異常時、前記第１の設定値と第２の設定値の差を狭くしてFIFOメモリのリセット制御を行い、回線異常検出時刻あるいは回線切替完了時刻から設定時間後に、第１、第２の設定値を正常時の値に戻すことを特徴とする付記１記載の光伝送装置。
(付記６）
前記主信号クロックパルスと同一周波数のパルスを発生する固定発振器、
回線異常発生により主信号クロックパルスに代えて前記固定発振器から出力するパルスを前記パルス削除部に入力するパルス切り替え部、
回線異常発生により前記パルス削除部のクロックパルス削除機能を停止する信号を発生するパルス削除停止信号発生部、
を備えたことを特徴とする付記１記載の光伝送装置。
(付記７）
回線異常時における回線切り替え機能及び主信号データに含まれるスタッフデータを削除するデスタッフ機能を備えた光伝送装置において、
回線異常を検出して現用光回線と予備光回線の一方から他方に切り替える回線切り替え部、
回線切り替え部から入力する光信号より主信号データと主信号クロックを抽出する光受信機、
該主信号データに含まれるスタッフデータを削除するデスタッフ部、
を備え、前記デスタッフ部は、
前記スタッフデータを削除された主信号データを記憶するFIFOメモリと、該FIFOメモリをリセットしたとき、前記スタッフデータが削除された主信号データを順番にFIFOメモリに書き込み、メモリサイズの半分まで主信号データを書き込んでから該主信号データを順番に読み出す書き込み/読出し制御部とを備えたFIFO部、
前記FIFOメモリの読み出しパルスを発生する読み出しパルス発生部、
前記FIFOメモリの書き込みパルスとなる主信号クロックパルスからスタッフデータに対応する位置のクロックパルスを削除するパルス削除部、
前記クロックパルス削除部から出力するパルスと前記読み出しパルスの周波数が一致するように該読み出しパルスの周波数を制御する制御部、
前記主信号クロックパルスと同一の周波数のパルスを発生する固定発振器、
回線異常発生により主信号クロックパルスに代えて前記固定発振器から出力するパルスを前記パルス削除部に入力するパルス切り替え部、
回線異常発生により前記パルス削除部のクロックパルス削除機能を停止する信号を発生するパルス削除停止信号発生部、
回線異常発生により一方の光回線から他方の光回線への切り替え完了後に、FIFOメモリをリセットするリセット信号発生部、
を備えたことを特徴とする光伝送装置。
(付記１）
回線異常時における回線切り替え機能及び主信号データに含まれるスタッフデータを削除するデスタッフ機能を備えた光伝送装置において、
回線異常を検出して現用光回線と予備光回線の一方から他方に切り替える回線切り替え部、
回線切り替え部から入力する光信号より主信号データと主信号クロックを抽出する光受信機、
該主信号データに含まれるスタッフデータを削除するデスタッフ部、
を備え、前記デスタッフ部は、
前記スタッフデータを削除された主信号データを記憶するFIFOメモリと、該FIFOメモリをリセットしたとき、前記スタッフデータが削除された主信号データを順番にFIFOメモリに書き込み、メモリサイズの半分まで主信号データを書き込んでから該主信号データを順番に読み出す書き込み/読出し制御部とを備えたFIFO部、
前記FIFOメモリの読み出しパルスを発生する読み出しパルス発生部、
前記FIFOメモリの書き込みパルスとなる主信号クロックパルスからスタッフデータに対応する位置のクロックパルスを削除するパルス削除部、
前記クロックパルス削除部から出力するパルスと前記読み出しパルスの周波数が一致するように該読み出しパルスの周波数を制御する制御部、
回線異常発生により一方の光回線から他方の光回線への切り替え完了後に、FIFOメモリをリセットするリセット信号発生部、
前記FIFOメモリリセット後、読み出しパルス周波数が安定したとき、前記FIFOメモリのデータ残量とFIFOメモリのサイズMの１/2との差が零となるように前記パルス削除部から出力されるパルスの数を制御するパルス数制御部、
を備えたことを特徴とする光伝送装置。
(付記２）
前記パルス数制御部は、前記FIFOメモリがリセットされてから所定時間後に、前記パルス数制御を開始する、
ことを特徴とする付記１記載の光伝送装置。
(付記３）
前記書き込みパルス周波数制御部は、
前記FIFOメモリの書き込みアドレスと読出しアドレスの差をデータ残量とし、前記差が正であれば、前記パルス削除部から出力されるパルスに1パルス挿入するよう制御し、前記差が負であれば、前記パルスから1パルス削除するよう制御する制御部、
前記制御部からの指示に従って前記パルスに1パルスを挿入し、あるいは前記パルスから1パルスを削除するパルス調整部、
を備えたことを特徴とする付記１または２記載の光伝送装置。
(付記４）
前記リセット信号発生部は、前記光受信機に入力する光信号レベルが設定レベル以上になり、かつ、光受信機から出力する主信号クロックが安定したとき、FIFOメモリをリセットすることを特徴とする付記１記載の光伝送装置。
(付記５）
前記リセット信号発生部は、
正常時、前記FIFOメモリのデータ残量が第１の設定値より小さくなったとき及び該データ残量が第２の設定値より大きくなったときFIFOメモリをリセットし、
回線異常時、前記第１の設定値と第２の設定値の差を狭くしてFIFOメモリのリセット制御を行い、回線異常検出時刻あるいは回線切替完了時刻から設定時間後に、第１、第２の設定値を正常時の値に戻すことを特徴とする付記１記載の光伝送装置。
(付記６）
前記主信号クロックパルスと同一周波数のパルスを発生する固定発振器、
回線異常発生により主信号クロックパルスに代えて前記固定発振器から出力するパルスを前記パルス削除部に入力するパルス切り替え部、
回線異常発生により前記パルス削除部のクロックパルス削除機能を停止する信号を発生するパルス削除停止信号発生部、
を備えたことを特徴とする付記１記載の光伝送装置。
(付記７）
回線異常時における回線切り替え機能及び主信号データに含まれるスタッフデータを削除するデスタッフ機能を備えた光伝送装置において、
回線異常を検出して現用光回線と予備光回線の一方から他方に切り替える回線切り替え部、
回線切り替え部から入力する光信号より主信号データと主信号クロックを抽出する光受信機、
該主信号データに含まれるスタッフデータを削除するデスタッフ部、
を備え、前記デスタッフ部は、
前記スタッフデータを削除された主信号データを記憶するFIFOメモリと、該FIFOメモリをリセットしたとき、前記スタッフデータが削除された主信号データを順番にFIFOメモリに書き込み、メモリサイズの半分まで主信号データを書き込んでから該主信号データを順番に読み出す書き込み/読出し制御部とを備えたFIFO部、
前記FIFOメモリの読み出しパルスを発生する読み出しパルス発生部、
前記FIFOメモリの書き込みパルスとなる主信号クロックパルスからスタッフデータに対応する位置のクロックパルスを削除するパルス削除部、
前記クロックパルス削除部から出力するパルスと前記読み出しパルスの周波数が一致するように該読み出しパルスの周波数を制御する制御部、
前記主信号クロックパルスと同一の周波数のパルスを発生する固定発振器、
回線異常発生により主信号クロックパルスに代えて前記固定発振器から出力するパルスを前記パルス削除部に入力するパルス切り替え部、
回線異常発生により前記パルス削除部のクロックパルス削除機能を停止する信号を発生するパルス削除停止信号発生部、
回線異常発生により一方の光回線から他方の光回線への切り替え完了後に、FIFOメモリをリセットするリセット信号発生部、
を備えたことを特徴とする光伝送装置。
１８ デスタッフ部
１８ａ 変換部
１８ｂ 分周器
１８ｃ FIFO部
１８ｄ パルス削除部
１８ｅ オーバヘッド監視部
１８ｆ 電圧可変発振器(VCO)
１８ｊ EXOR回路
１８ｋ ローパスフィルタ
２１ センタリング制御部
２２ パルス調整部
１８ａ 変換部
１８ｂ 分周器
１８ｃ FIFO部
１８ｄ パルス削除部
１８ｅ オーバヘッド監視部
１８ｆ 電圧可変発振器(VCO)
１８ｊ EXOR回路
１８ｋ ローパスフィルタ
２１ センタリング制御部
２２ パルス調整部
Claims (5)
- 回線異常時における回線切り替え機能及び主信号データに含まれるスタッフデータを削除するデスタッフ機能を備えた光伝送装置において、
回線異常を検出して現用光回線と予備光回線の一方から他方に切り替える回線切り替え部、
回線切り替え部から入力する光信号より主信号データと主信号クロックを抽出する光受信機、
該主信号データに含まれるスタッフデータを削除するデスタッフ部、
を備え、前記デスタッフ部は、
前記スタッフデータを削除された主信号データを記憶するFIFOメモリと、該FIFOメモリをリセットしたとき、前記スタッフデータが削除された主信号データを順番にFIFOメモリに書き込み、メモリサイズの半分まで主信号データを書き込んでから該主信号データを順番に読み出す書き込み/読出し制御部とを備えたFIFO部、
前記FIFOメモリの読み出しパルスを発生する読み出しパルス発生部、
前記FIFOメモリの書き込みパルスとなる主信号クロックパルスからスタッフデータに対応する位置のクロックパルスを削除するパルス削除部、
前記クロックパルス削除部から出力するパルスと前記読み出しパルスの周波数が一致するように該読み出しパルスの周波数を制御する制御部、
回線異常発生により一方の光回線から他方の光回線への切り替え完了後に、FIFOメモリをリセットするリセット信号発生部、
前記FIFOメモリのリセット後、読み出しパルス周波数が安定したとき、前記FIFOメモリのデータ残量とFIFOメモリのサイズMの１/2との差が零となるように前記パルス削除部から出力されるパルスの数を制御するパルス数制御部、
を備えたことを特徴とする光伝送装置。 - 前記パルス数制御部は、
前記FIFOメモリの書き込みアドレスと読出しアドレスの差をデータ残量とし、前記差が正であれば、前記パルス削除部から出力されるパルスに1パルス挿入するよう制御し、前記差が負であれば、前記パルスから1パルス削除するよう制御する制御部、
前記制御部からの指示に従って前記パルスに1パルスを挿入し、あるいは前記パルスから1パルスを削除するパルス調整部、
を備えたことを特徴とする請求項１記載の光伝送装置。 - 前記リセット信号発生部は、
正常時、前記FIFOメモリのデータ残量が第１の設定値より小さくなったとき及び該データ残量が第２の設定値より大きくなったときFIFOメモリをリセットし、
回線異常時、前記第１の設定値と第２の設定値の差を狭くしてFIFOメモリのリセット制御を行い、回線異常検出時刻あるいは回線切替完了時刻から設定時間後に、第１、第２の設定値を正常時の値に戻すことを特徴とする請求項１記載の光伝送装置。 - 前記主信号クロックパルスと同一周波数のパルスを発生する固定発振器、
回線異常発生により主信号クロックパルスに代えて前記固定発振器から出力するパルスを前記パルス削除部に入力するパルス切り替え部、
回線異常発生により前記パルス削除部のクロックパルス削除機能を停止する信号を発生するパルス削除停止信号発生部、
を備えたことを特徴とする請求項１記載の光伝送装置。 - 回線異常時における回線切り替え機能及び主信号データに含まれるスタッフデータを削除するデスタッフ機能を備えた光伝送装置において、
回線異常を検出して現用光回線と予備光回線の一方から他方に切り替える回線切り替え部、
回線切り替え部から入力する光信号より主信号データと主信号クロックを抽出する光受信機、
該主信号データに含まれるスタッフデータを削除するデスタッフ部、
を備え、前記デスタッフ部は、
前記スタッフデータを削除された主信号データを記憶するFIFOメモリと、該FIFOメモリをリセットしたとき、前記スタッフデータが削除された主信号データを順番にFIFOメモリに書き込み、メモリサイズの半分まで主信号データを書き込んでから該主信号データを順番に読み出す書き込み/読出し制御部とを備えたFIFO部、
前記FIFOメモリの読み出しパルスを発生する読み出しパルス発生部、
前記FIFOメモリの書き込みパルスとなる主信号クロックパルスからスタッフデータに対応する位置のクロックパルスを削除するパルス削除部、
前記クロックパルス削除部から出力するパルスと前記読み出しパルスの周波数が一致するように該読み出しパルスの周波数を制御する制御部、
前記主信号クロックパルスと同一の周波数のパルスを発生する固定発振器、
回線異常発生により主信号クロックパルスに代えて前記固定発振器から出力するパルスを前記パルス削除部に入力するパルス切り替え部、
回線異常発生により前記パルス削除部のクロックパルス削除機能を停止する信号を発生するパルス削除停止信号発生部、
回線異常発生により一方の光回線から他方の光回線への切り替え完了後に、FIFOメモリをリセットするリセット信号発生部、
を備えたことを特徴とする光伝送装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006163272A JP4699292B2 (ja) | 2006-06-13 | 2006-06-13 | 光伝送装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006163272A JP4699292B2 (ja) | 2006-06-13 | 2006-06-13 | 光伝送装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2007336043A JP2007336043A (ja) | 2007-12-27 |
| JP4699292B2 true JP4699292B2 (ja) | 2011-06-08 |
Family
ID=38935122
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2006163272A Active JP4699292B2 (ja) | 2006-06-13 | 2006-06-13 | 光伝送装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4699292B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6056207B2 (ja) * | 2012-06-11 | 2017-01-11 | 富士通株式会社 | 伝送装置及び伝送方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01180151A (ja) * | 1988-01-12 | 1989-07-18 | Fujitsu Ltd | 自走周波数安定度補償式ｐｌｌ回路 |
| JPH053463A (ja) * | 1991-06-25 | 1993-01-08 | Mitsubishi Electric Corp | スタツフ多重通信受信回路 |
| JPH0575563A (ja) * | 1991-09-18 | 1993-03-26 | Nec Corp | デスタツフ回路 |
| JPH1022968A (ja) * | 1996-07-02 | 1998-01-23 | Oki Tec:Kk | スタッフ回路およびデスタッフ回路 |
-
2006
- 2006-06-13 JP JP2006163272A patent/JP4699292B2/ja active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01180151A (ja) * | 1988-01-12 | 1989-07-18 | Fujitsu Ltd | 自走周波数安定度補償式ｐｌｌ回路 |
| JPH053463A (ja) * | 1991-06-25 | 1993-01-08 | Mitsubishi Electric Corp | スタツフ多重通信受信回路 |
| JPH0575563A (ja) * | 1991-09-18 | 1993-03-26 | Nec Corp | デスタツフ回路 |
| JPH1022968A (ja) * | 1996-07-02 | 1998-01-23 | Oki Tec:Kk | スタッフ回路およびデスタッフ回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2007336043A (ja) | 2007-12-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3866826B2 (ja) | デジタル電気通信伝送システム | |
| JP5498290B2 (ja) | フレーム信号生成方法および装置 | |
| US6999480B2 (en) | Method and apparatus for improving data integrity and desynchronizer recovery time after a loss of signal | |
| US9438365B2 (en) | Client signal mapping circuit and mapping method | |
| JP3884956B2 (ja) | Ｓｄｈ伝送装置 | |
| US7002968B1 (en) | Transport system and transport method | |
| US7180914B2 (en) | Efficient asynchronous stuffing insertion and destuffing removal circuit | |
| US5471511A (en) | Digital phase-locked loop arrangement for use in a desynchronizer | |
| EP0450269A2 (en) | Phase locked loop arrangement | |
| JP2003060736A (ja) | 伝送装置 | |
| JP5699759B2 (ja) | 伝送装置及び伝送方法 | |
| JP4699292B2 (ja) | 光伝送装置 | |
| JP2001177491A (ja) | 光伝送システム、同期多重伝送システム及び同期多重伝送方法 | |
| US9226050B2 (en) | Transmission apparatus and transmission method | |
| US7940651B2 (en) | Momentary-disconnection-free switching device | |
| JP4168701B2 (ja) | 位相調整装置及びそれに用いる位相調整方法並びにそのプログラム | |
| JP4183535B2 (ja) | フレーム信号の速度変換処理を行なう光信号伝送装置 | |
| JP2003289287A (ja) | データ受信回路、データ受信方法 | |
| JP4941547B2 (ja) | 光伝送装置及び光伝送方法 | |
| US20090290488A1 (en) | Transmission system, path control method and transmission device | |
| JP3140285B2 (ja) | データレート変換装置 | |
| JP3842534B2 (ja) | 伝送装置 | |
| JPH07202868A (ja) | データレート変換装置 | |
| EP1089474A2 (en) | Desynchronizer circuit for time division frame tributaries in telecommunications networks and method thereof | |
| JPH04273731A (ja) | 非同期データ伝送方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20081028 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110218 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110301 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110302 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4699292 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313117 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |