CN1065384C - 网络上的指标调整抖动消除装置和方法 - Google Patents
网络上的指标调整抖动消除装置和方法 Download PDFInfo
- Publication number
- CN1065384C CN1065384C CN96105650A CN96105650A CN1065384C CN 1065384 C CN1065384 C CN 1065384C CN 96105650 A CN96105650 A CN 96105650A CN 96105650 A CN96105650 A CN 96105650A CN 1065384 C CN1065384 C CN 1065384C
- Authority
- CN
- China
- Prior art keywords
- phase
- index
- pulse
- network
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
一种网络上的指标调整抖动消除系统和方法,有一指标解读器用来决定指标调整发生与否和指标调整的极性。这个抖动消除系统包括一个根据指标调整的发生与极性来产生泄漏速率控制信号的泄漏速率控制器,该系统还包括一个相位跳跃控制器,它应用相位跳跃技术来调整已补偿的写入脉冲、极性信号以及泄漏速率控制信号以产生一个消除抖动的读出脉冲,用于控制缓冲器读出动作,在其控制下以360/n度的相位等级分段释放24比特的指标调整抖动。
Description
本发明涉及网络同步结构中的指标调整抖动的消除装置和方法。更确切地说,本发明涉及一种使用相位跳跃(phase hopping)的技术来降低指标调整抖动的方法。
在同步数字体系(SDH)的光纤传输系统中,由于指标调整导致时钟脉冲抖动一直是一个很严重的技术问题。而其困难则是由于指标调整抖动为低频而且具有大量的相位跳动(例如在STM-1的帧结构中具有24比特相位跳动)的特性。这样的相位变化将无法单纯利用后级的锁相环来处理,即使加上了动态比特泄放率缓冲器(dyna-mic bit leaking rate buffer)也无法得到满意的结果。如果不能将抖动适当的降低,将使抖动进一步扩散而导致缓冲器的错误或数据错误,甚至造成同步的失误而使得系统失败。
SDH的国际标准是以155.52MHz的同步传输模块层1(STM-1)为基本的帧速率,一个STM帧包含2430个比特组,一个STM帧可视为由三个同步传输层1(STS-1)以比特组连接的方式所构成。帧内的比特组包括所谓的开销(overhead)与有效负载(payload),根据SDH标准的帧结构,STM-1的信号可以由网络上的几个不同类型的较低速的传输信号组成。而传送与接收信号间的频率与相位差将由指标调整装置来处理。利用指标调整装置,SDH标准可以使用现有的准同步网络的信号传输。
因此指标调整将使在不同网络上有不同的相位差及频率的传输与接收信号,在使用多路复用器接口时不需要整帧的缓冲器就可以组成相同的帧。然而在指标调整的过程中,由于各种网络的杂音信号、时序的差异、不同的时钟脉冲等因素,将导致相当大的抖动(jitter)。而这些抖动必须降低到可以接受的程度。
开销中的指标是用来表示一个帧的起始地址。当在接收端由接收信号收到一个具有频移及相位差的时钟脉冲后,将使用指标调整来调整帧的起始地址。如果网络端的STM-1的局部时钟脉冲落后于同步的有效负载信号的时钟脉冲,当相位差大于设定的临界值时,将产生一个负向的指标调整。一个负向的指标调整表示帧的起始地址将利用STM-1中的段开销来减少24比特。相反的,如果网络端的STM-1的局部时钟脉冲领先于同步的有效负载信号时钟脉冲时,当相位差大于设定的临界值时将产生一个负向的指标调整。一个负向的指标调整表示帧的起始地址将增加24比特。利用这样流动的方式来调整两个时钟脉冲的频率位移。
图1为上述的指标调整机构和由其所产生的相位与STM-1时钟脉冲的比较图,直线为原先的时钟脉冲。正斜率的直线代表有效负载信号的时钟脉冲领先于STM-1的时钟脉冲。阶梯形的线段是网络端所提取的传输信号的时钟脉冲,当指标调整发生时,阶梯高度为24比特。由于指标调整的频率很低,因此很难用模拟电路设计极低频宽的锁相环来降低指标调整抖动。同时,若使用全数字锁相环设计时,通常需要高频的振荡器来设计STM-1速率的数字控制振荡器,因此,如何有效地降低指标调整抖动就成为SDH/SONET系统上的主要问题之一。
为了降低指标调整抖动,一般的解同步器包括两个阶段。第一阶段利用比特泄漏的方式将24比特的抖动打散,第二阶段再利用锁相环滤波。其中比特泄漏的方法可以是固定或动态方式。固定方式的比特泄漏以一定的速度泄漏指标调整抖动,它必须以系统的最差状况为准来泄漏指标调整抖动。而动态比特泄漏则以指标调整的发生频率来调整泄漏速度。缓冲器的读/写脉冲的相位差在附加噪音信号后经过滤波器滤波,再送到控制电路。控制电路在输入超过某个临界值时将被启动而释放出一个比特。无论是固定的或动态的比特泄漏方式都难以安全达到理想地降低指标调整抖动。
Sari等人在IEEE Transaction of Communication Vol.42,No.12,1994年12月的“Cancellation of Pointer Adjustment Jitt-er in SDH Network”的文章中发表了利用特殊的序列来调整指标调整抖动到较高频率,以便以锁相环降低指标调整抖动的方法。在正常模式(normal mode)时,即时钟脉冲准确度优于10的负10次方,抖动可以降低到可接受的程度。但在衰减模式(degrade mode)时,即时钟脉冲准确度约为几个ppm,将有明显的抖动出现在锁相环的输出端,文章的结果显示抖动将与频率的位移量成正比。在最坏的状况下系统将出现±20ppm的频移,以Sari所提的方法将无法避免大量的抖动。此外,每个调制的序列代表一个固定的泄漏速率,在设计动态方式时必须准备许多不同的序列而增加设计的成本,同时限制了泄漏速率的控制灵活性。
因此,在网络同步的信号传输设计上的确需要提供一种新颖的方法来促进指标调整抖动的降低,以便克服以上所述的困难与限制。
本发明的目的是利用崭新的相位跳跃技术、以相位泄漏取代比特泄漏,以提供一种新的消除指标调整抖动的装置和方法并且克服前述的困难及限制。特别地,使用此方法可消除极高程度的指标调整抖动。
本发明的另一个目的是将指标调整抖动调制到高频以便于处理。
本发明的另一个目的是提供一种新的指标调整抖动消除装置和方法,利用新的相位跳跃技术使动态泄漏控制更容易实现。
本发明的另一个目的是提供一种新的指标调整抖动消除装置和方法,利用新的相位跳跃技术与相位泄漏的方式使系统设计更趋简单。
简单地以实例来说明,所提出的发明为一个消除网络的指标调整抖动的设备,其中包括吸收短暂相位差的缓冲器,判定指标调整发生与否的指标解读器,根据指标调整的产生与极性来产生泄漏速率控制信号的泄漏速率控制信号发生器以及相位跳跃控制器。根据泄漏速率控制信号及相位跳跃的极性,相位跳跃控制器将调整写入脉冲而产生一个读出脉冲。以此方式来控制缓冲器,使得指标调整抖动能以小部分相位的方式将各个比特释放。
根据本发明的第一个方面,提供了一种网络上的指标调整抖动消除装置,具有一个根据写入脉冲来暂时地接收多个数据比特的缓冲器以及一个指标解读器,用来决定指标调整的发生与极性,该装置包括:一个泄漏速率控制信号发生器,它根据指标调整的发生以及极性信号产生泄漏速率控制信号,以及一个相位跳跃控制器,利用写入脉冲、泄漏速率控制信号和极性信号来执行相位跳跃动作以产生一个读出脉冲,用该时钟脉冲控制缓冲器泄漏动作使它以部分相位等级的方式释放指标调整抖动。
根据本发明的第二个方面提供了一种网络上的指标调整抖动消除方法,利用一个缓冲器根据写入脉冲来暂时地存储数据比特,以及用一个指标解读器来判定指标调整发生与否和指标调整的极性,该方法还包括以下步骤:(a)利用泄漏速率控制器根据指标调整的产生与极性来产生泄漏速率控制信号;以及(b)利用一个相位跳跃控制器将已补偿的写入脉冲、极性信号以及泄漏速率控制信号运用相位跳跃技术来调整,以产生一个消除抖动的读出脉冲,该读出脉冲将用于缓冲器的读出动作,在相位跳跃控制电路的控制下分段释放24比特的指标调整抖动。
本发明的优点之一是提供一个新的指标调整抖动消除方法,利用新的相位跳跃技术将极高的指标调整抖动加以消除。
本发明的另一个优点是提供一个新的指标调整抖动消除方法,利用新的相位跳跃技术将指标调整抖动调制到高频以便于处理。
本发明的另一个优点是提供一个新的指标调整抖动消除方法,利用新的相位跳跃技术使系统设计更简单。
以下结合附图详细描述本发明的实施例,以便更清楚地了解本发明的特征与优点。附图中,
图1表示指标调整机构和因指标调整所导致的传输信号的抖动;
图2表示本发明提出的消除指标调整抖动的系统结构图;
图3表示本发明提出的相位跳跃控制器的功能图;
图4表示由数个延迟线所产生的不同相位差的时钟脉冲信号以及相位跳跃控制器内的多路复用器的执行示意图;
图5(a)及(b)表示本发明在系统上执行指标调整抖动的模拟结果。
图2为本发明的指标调整抖动消除系统100的功能图。接收的数据流首先存储在缓冲器110内。缓冲器110可以消除读脉冲与写脉冲之间的相位干扰及频移。指标解读器120接收输入数据并判断指标调整的发生与否以及指标调整的极性。所发出的极性表示信号将送到24比特相位等级消除电路130及泄漏速率控制信号发生器140。24比特相位等级消除电路将根据从指标解读器传送来的指标调整的极性使得缓冲器能够抑制该24比特的相位跳动,使它不在读出脉冲上反应出。同时,一个消除了24比特相位跳动的已补偿的写入脉冲fin将送到相位跳跃控制器150。而泄漏速率控制信号发生器140也根据指标调整的极性产生泄漏速率时钟脉冲信号。该泄漏速率时钟脉冲信号可以根据固定或动态运算法产生,它可视为指标调整抖动发生频率的函数。当指标调整抖动发生频率高时,泄漏速率时钟脉冲信号就加速,反之,当指标调整抖动发生频率低时时钟脉冲信号就减慢。泄漏速率控制信号发生器140也根据正向指标调整或负向指标调整来产生正负极性信号。极性信号将运用于相位跳跃控制电路140以便增加或减慢读脉冲的速率。相位跳跃控制电路150将利用已补偿的写入脉冲fin、极性信号以及泄漏速率控制信号来产生一个消除抖动的读出脉冲,该时钟脉冲将应用于缓冲器110,在相位跳跃控制电路的控制下分段释放24比特的指标调整抖动。
图3为相位跳跃控制电路150的功能图。相位跳跃控制电路150包括一个地址发生器160,它可以是一个可逆计数器。地址发生器160接收由泄漏速率控制器产生的泄漏速率控制信号作为地址发生器的时钟脉冲输入,而可逆计数器的输入端则接收前述的极性信号。地址发生器160运用泄漏速率控制信号以及极性信号产生一个n比特的地址作为多路复用器170的选择端的输入信号。多路复用器170同时接收由延迟电路180-1,180-2,……180-n所产生的多个输入信号C1,C2,……Cn。这些信号Ci,i=1,……,n是由电路130传送来的已补偿的写入脉冲fin。利用这些延迟电路180-i,i=1,……,n产生n个相位差为360/n度的时钟脉冲信号,例如n=32。使用相位跳跃的技术,24个比特的相位跳动将一小部分一小部分地泄漏掉。
图4表示运用延迟信号Ci,i=1,……,n性信号与泄漏速率控制信号时的多路复用器170的时序图及功能操作,并显示如何产生经过相位跳跃后的读出脉冲fout。假设在时间T0时,多路复用器读出脉冲Fout为C2,然后在时间T1时根据负的极性信号执行一个相位延迟的动作,使输出时钟脉冲fout跟随C3。此时,地址发生器160将产生一个n比特的地址来选择时钟脉冲C3。因此,输出时钟脉冲fout将延迟360/n度。当n为32时,输出时钟脉冲将延迟1/32个周期。接着,如果接收到一个正极性的信号时,将执行一个相位超前的动作。读出脉冲将由多路复用器通过地址发生器产生的地址选定为C2,也就是说,可逆计数器将地址由3变为2。这样输出时钟脉冲fout的相位将超前360/n度,当n=32时,即为360/32度。
本发明披露一个消除网络上指标调整抖动的设备100。设备100包括根据写入脉冲用来吸收短暂相位差的缓冲器110。也包括决定指标调整发生与否以及极性的指标解读器120,以及根据指标调整的产生与极性来产生泄漏速率控制信号的泄漏速率控制信号发生器140,还包括一个24比特相位等级消除电路130,它利用由指标解读器传送来的指标调整的极性信号使得缓冲器能够抑制该24比特的相位跳动,使它不在读出脉冲上反应出。同时,这个消除了24比特相位跳动的已补偿的写入脉冲fin将送到相位跳跃控制器150。设备100中还包括了相位跳跃控制器150,它将利用已补偿的写入脉冲fin、极性信号以及泄漏速率控制信号,运用相位跳跃技术来调整读出脉冲,以产生一个消除抖动的读出时钟脉冲,该读出脉冲将用于缓冲器110,在相位跳跃控制电路的控制下分段释放24比特的指标调整抖动。相位跳跃控制电路150还包括一个可逆计数器160作为地址发生器,它接收由泄漏速率控制器产生的泄漏速率控制信号作为地址发生器的时钟脉冲输入以产生地址信号。相位跳跃控制器150还包括多个延迟电路180-i,i=1,……,n,它接受已补偿的写入脉冲而产生多个频率相等但相位不同的延迟时钟脉冲,每一个延迟电路提供接近的相位延迟,而所有的延迟电路的延迟相位接近于360度。设备150中还包括一个多路复用器170,它接收相位跳跃的延迟时钟脉冲作为输入信号,并根据地址发生器160产生的地址信号选择一个读出脉冲,用来控制缓冲器110读出数据的速度。
本发明中,我们以相位泄漏的技术代替了传统的比特泄漏。对一个5比特的地址发生器与32阶的延迟电路而言,亦即n=32,每一个被泄漏的比特已经分为32段。利用上述的相位跳跃的技术将指标调整抖动一段一段地释放,此时指标调整抖动已降低为1/32单位间隔(unit interval;UI)。同时,指标调整抖动的频率亦调制至更高的频率,以利于后级的锁相环将它滤去。图5(a)表示经过所述的跳跃技术后的相位跳动已经低于0.032单位间隔,而抖动频率亦调制至原先的数百倍。图5(b)表示经过锁相环滤波后的结果。输入锁相环的小量抖动几乎完全由锁相环所滤去,其输出脉冲几乎没有抖动。图5的模拟情况为+/-20ppm频移的最坏情况,此时最大的指标调整频率可能至125Hz。其中使用固定的泄漏速率控制而且锁相环的频率为20Hz。模拟结果显示出,即使使用固定的泄漏速率控制而且在系统的最坏情况下,所提出的方法亦能达到满意的效果。在不经过锁相环滤波的情况下,也能完成优良的指标调整抖动消除功能。由于抖动频率已经被调制至原先的数百倍,使锁相环的设计更加简单。相位跳跃的技术能以简单而经济的电路元件设计,此外,对动态的泄漏速率控制而言,亦能以简单的方法及电路来制作。
在125Hz指标调整频率的系统最坏状况下,使用发明中所提出的相位跳跃技术时,由于所泄漏的每个比特被分为32段,因此泄漏速率将为f=125×32×24Hz。当使用固定泄漏速率时,其最大的抖动输出为1/32单位间隔。若因需要更好的输出抖动的要求而使用动态泄漏速率运算法时,亦可以使用可编程的除法器来控制泄露速率的频率。如果除法器的除数为N时,则泄漏速率为f/N,N将根据指标调整频率而变化。然而,与前述的传统方法的0.5至3单位间隔的结果相比,使用本发明的最坏状况的1/32单位间隔输出抖动,显然不需要使用动态的泄漏速率控制。
本发明中提出一个新的指标调整抖动消除设备,其中运用了新的相位跳跃技术及相位泄漏的方法克服以往做法的限制与困难。特别地,这个新的指标调整抖动消除方法运用了相位跳跃及相位泄漏控制电路来消除极高程度的抖动,并且将指标调整抖动频率调制至更高的频率,使得锁相环能够更容易处理,也简化了锁相环的设计。同时,对动态泄漏速率控制的设计亦提供了相当简单的方法,而避免了传统方法的复杂运算法则。整个发明的系统设计亦可非常容易地实行。
Claims (9)
1、一种网络上的指标调整抖动消除装置,具有一个根据写入脉冲来暂时地接收多个数据比特的缓冲器以及一个指标解读器,用来决定指标调整的发生与极性,该装置包括:
一个泄漏速率控制信号发生器,它根据指标调整的发生以及极性信号产生泄漏速率控制信号,以及一个相位跳跃控制器,利用写入脉冲、泄漏速率控制信号和极性信号来执行相位跳跃动作以产生一个读出脉冲,用该时钟脉冲控制缓冲器泄漏动作使它以部分相位等级的方式释放指标调整抖动。
2、根据权利要求1的网络上的指标调整抖动消除装置,进一步包括:一个24比特的相位等级消除电路,用于接收与缓冲器写入脉冲相同的一个脉冲,以便产生一个抑制24比特相位跳动的补偿后的写入脉冲并且将它送到相位跳跃控制电路,因此,该设备将用在网络上由一个具有24比特相位跳动的时钟脉冲产生一个读出脉冲以提供给缓冲器并控制相位泄漏的操作。
3、根据权利要求1或2的网络上的指标调整抖动消除装置,其中的相位跳跃控制器为一个可逆计数器,它接收一个泄漏速率控制信号以及极性信号以产生一地址,多个延迟电路,它们接收写入脉冲以产生多个的相位延迟的信号;以及一个多路复用器,它接收上述多个相位延迟信号以及可逆计数器的地址输出以产生读出脉冲来控制缓冲器的读出动作。
4、根据权利要求3的网络上的指标调整抖动消除装置,其中:每一个延迟电路是用于提供相位差接近的延迟时钟脉冲;以及所有的延迟电路的总相位延迟接近于360度。
5、根据权利要求3的网络上的指标调整抖动消除装置,其中:该相位跳跃控制电路包括32个延迟电路,每一个延迟电路产生一个相位跳跃的延迟信号,其延迟为360/32度;以及可逆计数器产生5个比特的地址,提供给多路复用器,以便由32个相位延迟的脉冲选择一个脉冲信号。
6、一种网络上的指标调整抖动消除方法,利用一个缓冲器根据写入脉冲来暂时地存储数据比特,以及用一个指标解读器来判定指标调整发生与否和指标调整的极性,该方法还包括以下步骤:
(a)利用泄漏速率控制器根据指标调整的产生与极性来产生泄漏速率控制信号;以及
(b)利用一个相位跳跃控制器将已补偿的写入脉冲、极性信号以及泄漏速率控制信号运用相位跳跃技术来调整,以产生一个消除抖动的读出脉冲,该读出脉冲将用于缓冲器的读出动作,在相位跳跃控制电路的控制下分段释放24比特的指标调整抖动。
7、根据权利要求6的网络上的指标调整抖动消除方法还进一步包括下面的步骤:
(c)使用一个24比特相位等级消除电路,用以接收与缓冲器写入脉冲相同的一个脉冲,以产生一个抑制了24比特的相位跳动的补偿后的写入脉冲,并将其送到相位跳跃控制电路,由此,该方法将由网络上的一个具有24比特相位跳动的时钟脉冲产生一个读出脉冲,以便提供给缓冲器并控制相位泄漏操作。
8、根据权利要求6或7的网络上的指标调整抖动消除方法,步骤(b)还进一步包括下面的步骤:
(b1)使用一个可逆计数器,它接收一个泄漏速率控制信号以及极性信号,以产生一个地址;
(b2)使用多个延迟电路来接收写入脉冲,经过这些延迟电路产生多个相位延迟的信号;以及
(b3)使用一个多路复用器,它接收上述多个相位延迟的信号及可逆计数器的地址输出,以产生读出脉冲来控制缓冲器的读出操作。
9、根据权利要求8的网络上的指标调整抖动消除方法,步骤(b2)使用多个延迟电路来接收写入脉冲,经过这些延迟电路产生多个相位延迟的信号,该步骤还包括下面的步骤:
(b1-1)使用多个相位延迟电路,每个相位延迟电路产生接近的相位延迟,并且
(b1-2)这多个延迟电路的总延迟约为360度。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN96105650A CN1065384C (zh) | 1996-04-29 | 1996-04-29 | 网络上的指标调整抖动消除装置和方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN96105650A CN1065384C (zh) | 1996-04-29 | 1996-04-29 | 网络上的指标调整抖动消除装置和方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN1164153A CN1164153A (zh) | 1997-11-05 |
CN1065384C true CN1065384C (zh) | 2001-05-02 |
Family
ID=5118940
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN96105650A Expired - Lifetime CN1065384C (zh) | 1996-04-29 | 1996-04-29 | 网络上的指标调整抖动消除装置和方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN1065384C (zh) |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5052025A (en) * | 1990-08-24 | 1991-09-24 | At&T Bell Laboratories | Synchronous digital signal to asynchronous digital signal desynchronizer |
US5268935A (en) * | 1991-12-20 | 1993-12-07 | At&T Bell Laboratories | Synchronous digital signal to asynchronous digital signal desynchronizer |
-
1996
- 1996-04-29 CN CN96105650A patent/CN1065384C/zh not_active Expired - Lifetime
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5052025A (en) * | 1990-08-24 | 1991-09-24 | At&T Bell Laboratories | Synchronous digital signal to asynchronous digital signal desynchronizer |
US5268935A (en) * | 1991-12-20 | 1993-12-07 | At&T Bell Laboratories | Synchronous digital signal to asynchronous digital signal desynchronizer |
US5337334A (en) * | 1991-12-20 | 1994-08-09 | At&T Bell Laboratories | Synchronous digital signal to asynchronous digital signal desynchronizer |
Also Published As
Publication number | Publication date |
---|---|
CN1164153A (zh) | 1997-11-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0584627B1 (en) | Incremental phase smoothing desynchronizer and calculation apparatus | |
US5404380A (en) | Desynchronizer for adjusting the read data rate of payload data received over a digital communication network transmitting payload data within frames | |
FI95636C (fi) | Desynkronisaattori ja menetelmä osoitinvärinän vaimentamiseksi desynkronisaattorissa | |
US5602882A (en) | Digital jitter attenuator using selection of multi-phase clocks and auto-centering elastic buffer | |
US6229863B1 (en) | Reducing waiting time jitter | |
US5311511A (en) | SONET DS-N desynchronizer | |
US5355090A (en) | Phase corrector for redundant clock systems and method | |
US5359605A (en) | Circuit arrangement for adjusting the bit rates of two signals | |
US5200982A (en) | In-line piece-wise linear desynchronizer | |
US5457717A (en) | Apparatus and method for eliminating mapping jitter | |
US6088413A (en) | Apparatus for reducing jitter in a desynchronizer | |
US5621775A (en) | Device for justifying a digital bit stream at regular intervals | |
US5497405A (en) | Open loop desynchronizer | |
CN1065384C (zh) | 网络上的指标调整抖动消除装置和方法 | |
US6577693B1 (en) | Desynchronizer for a synchronous digital communications system | |
CA1338040C (en) | Sample rate converter | |
CN1983885B (zh) | 光通道数据单元到同步光传输网络的解映射方法及装置 | |
US5768328A (en) | Method and a receiver circuit for desynchronization in a digital transmission system | |
US5461345A (en) | Frequency synchronous circuit for reducing transition period from power on state to stable state | |
FI90709B (fi) | Järjestely osoitinvärinän vaimentamiseksi desynkronisaattorissa | |
US7440533B2 (en) | Modulated jitter attenuation filter | |
US5923669A (en) | Adaptive boundary buffers | |
EP1063800B1 (en) | Device and process for timing reconstruction of a constant frequency data channel transported on a packet network | |
US5581493A (en) | Device for filtering positive dejustification jitter of a digital bit stream and application thereof to filtering positive and positive-negative dejustification jitter of a digital bit stream | |
US6587533B1 (en) | Method for attenuating transients caused by aligning in a desynchronizer |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C06 | Publication | ||
PB01 | Publication | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CX01 | Expiry of patent term |
Granted publication date: 20010502 |
|
EXPY | Termination of patent right or utility model |