KR930015429A - Tug 2/c3 신호의 aug 신호 형성을 위한 고속 다중 장치 - Google Patents
Tug 2/c3 신호의 aug 신호 형성을 위한 고속 다중 장치 Download PDFInfo
- Publication number
- KR930015429A KR930015429A KR1019910026082A KR910026082A KR930015429A KR 930015429 A KR930015429 A KR 930015429A KR 1019910026082 A KR1019910026082 A KR 1019910026082A KR 910026082 A KR910026082 A KR 910026082A KR 930015429 A KR930015429 A KR 930015429A
- Authority
- KR
- South Korea
- Prior art keywords
- signal
- tug2
- circuit
- signals
- serial
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J3/00—Time-division multiplex systems
- H04J3/02—Details
- H04J3/06—Synchronising arrangements
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Time-Division Multiplex Systems (AREA)
- Maintenance And Management Of Digital Transmission (AREA)
Abstract
본 발명은 동기식 전송신호를 수행하여 상위로 송출하거나 그 역과정을 수행하기 위해 각 기능들이 접속되는 신호의 최적화와 최소의 신호선으로서 각기능을 접속하고 소요되는 부품을 최소화 할뿐만 아니라 소요되는 전력의 최소화한 고속 다중회로부를 제공하는데 본 발명의 목적이 있다.
고속다중회로부의 각기능의 접속 구성은, TUG2 회로/보드 절체기와 VC3(Virtual Container3)의 신호형성기간 접속수단, VC3 신호형성기와 AU3 포인터 처리기간 접속수단, 직렬 AUG 신호형성, 원격 로프백, 1+1 절체제어 수단, VC3 신호형성기, AU3 포인터 처리기와 BLC PLL간 접속수단 등으로 구성되는 것을 특징으로 한다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 고속다중회로부 구성을 위한 기능블럭도,
제2도는 TUG2 회로/보드 절체기와 VC3 신호형성 기간 접속도,
제4도는 VC3 신호형성기와 AU3 포인터 처리기간 접속도.
Claims (5)
- 저속 인터페이스로서 12.096Mbps의 속도를 가지는 TUG2 신호를 실제 신호 21개와 예비신호 7개를 수용하거나 6.048Mbps 속도의 병렬 C32 신호 3개를 수용할 순수한 TUG2 신호 또는 C3 신호를 출력하기 위한 TUG2 회로/보드 절체기(1), 상기 TUG2 회로/보드 절체기(1)로 부터 출력된 신호를 처리하여 AU3 신호 포맷으로 형성하기 위한 VC3 신호 형성기(2,3,4), 상기 VC3 신호 형성기에 연결되어 해당 위치에 포인터값을 삽입시키기 위한 AU3 포인터 처리기(5), 및 상기 AU3 포인터 처리기(5)에 연결되어 8비트 병렬신호를 직렬변환하여 AUG 신호를 형성시키고 AUG 단에서 루프백 기능을 두어 자체진단을 위한 용도로 사용하기 위한 직렬 AUG 신호 형성기(6)를 구비하고 있는 것을 특징으로 하는 고속다중장치.
- 제1항에 있어서, 상기 TUG2 회로/보드 절체기(1)와 상기 VC3 신호형성기(2,3,4)간의 접속은 입력되는 28개의 TUG2 신호중 21개의 TUG2 신호를 상기 TUG2 회로/보드 절체계(1)내부에서 선택하여 상기 VC3 신호형성기(2,3,4)로 송출하고 그 역방향은 상기 VC3 신호 형성기에서 나오는 21개의 TUG2 신호를 상기 TUG2 회로/보드 절체기에서 수용하여 28개의 TUG2 신호로 구성하고 C3 입력일 경우는 동일한 신호선을 이용하여 24선이 접속되며, C3 또는 TUG2 신호를 구분해 주기 위한 제어 신호를 입력하는 것을 특징으로 하는 고속 다중장치.
- 제1항에 있어서, 상기 VC3 신호 형성기(2,3,4)와 상기 AU3 포인터 처리기(5)사이에 상기 VC3 신호형성기로부터의 3개의 VC3 데이타 출력이 다중화되기 위한 수단을 구비하고 있는 것을 특징으로 하는 고속 다중장치.
- 제1항에 있어서, 상기 직렬 AUG 신호 형성기(6)는 병렬/직렬 변환기, 직렬/병렬 변환기, 상기 병렬/직렬 변환기와 직렬/병렬 변환기 간을 자체 루프백 제어를 하기 위한 수단, 및 절체 종단점에서 운용 및 예비유닛의 전송성능/장애 상태를 감시하여 이중 성능이 우수한 유닛을 선택하는 1+1 절체 수단을 구비하고 있는 것을 특징으로 하는 고속 다중장치.
- 제1항에 있어서, 상기 VC3 신호 형성기와 AU3 포인터처리기 사이에 BLC PLL회로(71,72,73)를 더 구비하고 있는 것을 특징으로 하는 고속 다중장치.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019910026082A KR940010204B1 (ko) | 1991-12-30 | 1991-12-30 | Tug2/c3 신호의 aug 신호 형성을 위한 고속 다중 장치 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019910026082A KR940010204B1 (ko) | 1991-12-30 | 1991-12-30 | Tug2/c3 신호의 aug 신호 형성을 위한 고속 다중 장치 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR930015429A true KR930015429A (ko) | 1993-07-24 |
KR940010204B1 KR940010204B1 (ko) | 1994-10-22 |
Family
ID=19327496
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019910026082A KR940010204B1 (ko) | 1991-12-30 | 1991-12-30 | Tug2/c3 신호의 aug 신호 형성을 위한 고속 다중 장치 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR940010204B1 (ko) |
-
1991
- 1991-12-30 KR KR1019910026082A patent/KR940010204B1/ko not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR940010204B1 (ko) | 1994-10-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
WO2000036780A3 (en) | High speed linking module | |
JP3094087B2 (ja) | インタフエースユニツト | |
SE435441B (sv) | Digital omkopplaranordning | |
CA2047641A1 (en) | Basic rate interface | |
KR930015429A (ko) | Tug 2/c3 신호의 aug 신호 형성을 위한 고속 다중 장치 | |
JP2713325B2 (ja) | 管理情報分配収集方式 | |
JP2616593B2 (ja) | パタン試験方式 | |
JP2985181B2 (ja) | 多重変換装置 | |
KR970056141A (ko) | E1/t1 정합용 속도변환회로 | |
GB2299918B (en) | An electrical data transmission system | |
JP2833801B2 (ja) | データ多重転送方式 | |
KR960000426A (ko) | 로보트 제어기의 엔코더신호 전송장치 | |
JP3024163B2 (ja) | 同期多重端局装置 | |
JPH05276170A (ja) | モニタ信号伝送方式 | |
SU1396255A1 (ru) | Устройство дл формировани относительного биимпульсного сигнала | |
KR100202991B1 (ko) | 전전자 교환기의 타임 슬롯 스위치와 디바이스간 정합 장치의 이중화 회로 | |
JP2864703B2 (ja) | 光伝送路の二重化方式 | |
KR200293249Y1 (ko) | 전송시스템의 마이크로프로세서 제어신호 처리장치 | |
JP2721200B2 (ja) | ネットワークテスタ | |
JPH0810857B2 (ja) | Ais送出回路 | |
JPH02234528A (ja) | 多重化装置 | |
JPH0313159A (ja) | 共通線信号装置 | |
JPH06133003A (ja) | 直流分岐装置 | |
KR950022340A (ko) | 데이타 다중화 장치 | |
KR940017855A (ko) | 비트 인터리빙 다중화된 신호에 대한 채널정렬 장치 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
G160 | Decision to publish patent application | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20031001 Year of fee payment: 10 |
|
LAPS | Lapse due to unpaid annual fee |