KR930015328A - Mos 슈미트 트리거 회로 - Google Patents
Mos 슈미트 트리거 회로 Download PDFInfo
- Publication number
- KR930015328A KR930015328A KR1019910025752A KR910025752A KR930015328A KR 930015328 A KR930015328 A KR 930015328A KR 1019910025752 A KR1019910025752 A KR 1019910025752A KR 910025752 A KR910025752 A KR 910025752A KR 930015328 A KR930015328 A KR 930015328A
- Authority
- KR
- South Korea
- Prior art keywords
- mos
- schmitt trigger
- trigger circuit
- inverter
- capacitance
- Prior art date
Links
Landscapes
- Manipulation Of Pulses (AREA)
- Logic Circuits (AREA)
Abstract
본 발명은 슈미트 트리거 회로에 관한 것으로, N-MOS 나 P-MOS를 사용한 피드백 트랜지스터를 신호선으로부터 분리시켜 피드백 트랜지스터에 의한 부하를 없애주어 신호 전송속도와 슈미트 트리거 동작을 최적화시켜 고속디지탈 회로의 입력단에 사용하도록 한 슈미트 트리거 회로에 관한 것이다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 N-MOS 슈미트 트리거 회로도,
제2도는 N-MOS 슈미트 트리거 회로의 히스테리시스 곡선을 나타낸 그래프,
제3도는 본 발명의 다른 실시예로서 P-MOS 슈미트 트리거 회로도.
Claims (1)
- 제2N-MOS(M2)와 P-MOS(M3)에 의해 반전된 입력신호가 인버터(IV)를 통해 제3N-MOS(M4)를 도통시켜 인버터(IV)의 입력 캐패시턴스가 제3N-MOS(M4)의 드레인 접합 캐패시턴스로 일부가 분리되어 부하 캐패시턴스가 발생되는 MOS 슈미트 트리거 회로에 있어서, 상기한 제2N-MOS(M2)의 소오스 단자에 제3N-MOS(M4)의 드레인 단자를 연결하고, 제3N-MOS(M4)의 소오스 단자를 접지시켜 인버터(IV)의 입력 캐패시턴스로만 사용함을 특징으로 하는 MOS 슈미트 트리거 회로.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019910025752A KR930015328A (ko) | 1991-12-31 | 1991-12-31 | Mos 슈미트 트리거 회로 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019910025752A KR930015328A (ko) | 1991-12-31 | 1991-12-31 | Mos 슈미트 트리거 회로 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR930015328A true KR930015328A (ko) | 1993-07-24 |
Family
ID=67346241
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019910025752A KR930015328A (ko) | 1991-12-31 | 1991-12-31 | Mos 슈미트 트리거 회로 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR930015328A (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100695001B1 (ko) * | 2000-12-19 | 2007-03-14 | 주식회사 하이닉스반도체 | 입력버퍼 |
-
1991
- 1991-12-31 KR KR1019910025752A patent/KR930015328A/ko not_active Application Discontinuation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100695001B1 (ko) * | 2000-12-19 | 2007-03-14 | 주식회사 하이닉스반도체 | 입력버퍼 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR910017773A (ko) | 버퍼 회로 | |
| KR890013862A (ko) | 전압레벨 변환회로 | |
| KR940010529A (ko) | 입력 버퍼 | |
| KR900002552A (ko) | 출력회로 | |
| KR920015364A (ko) | 출력 버퍼회로 | |
| KR880009375A (ko) | 씨모오스 어드레스 버퍼 | |
| KR920009078A (ko) | 이중전압원 인터페이스회로 | |
| KR890004496A (ko) | 반도체 집적회로 | |
| KR930015328A (ko) | Mos 슈미트 트리거 회로 | |
| KR910008978A (ko) | 출력회로 | |
| KR920015734A (ko) | 입력 버퍼 재생 래치 | |
| KR920022298A (ko) | 레벨 변환 출력 회로 | |
| KR970078007A (ko) | 극성 자동전환 회로 | |
| KR970019085A (ko) | Cmos 인버터(cmos inverter) | |
| KR920010907A (ko) | 자유 전하 회로 | |
| KR910008842A (ko) | 레벨 변환기의 속도제어 회로 | |
| KR900013722A (ko) | 신경 회로망을 이용한 a/d변환기 회로 | |
| KR890007286A (ko) | 제어신호 출력회로 | |
| KR920001841A (ko) | 파워 온 리셋트 회로 | |
| KR930014570A (ko) | 출력버퍼회로 | |
| KR970019082A (ko) | 배타적 논리합 연산장치 | |
| KR880000961A (ko) | 영상 기억장치 | |
| KR910010456A (ko) | 비디오신호 스위칭회로 | |
| KR970049123A (ko) | 이미지센서의 구동회로 | |
| KR890011170A (ko) | 바이씨 모스 인버터 회로 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E902 | Notification of reason for refusal | ||
| E601 | Decision to refuse application |