KR930011896B1 - 반도체 장치의 다층 배선방법 - Google Patents

Abstract

내용 없음.

Description

반도체 장치의 다층 배선방법

제1a도-제1d도는 종래의 제조공정도.

제2a도-제2e도는 본 발명에 따른 제조공정도이다.

* 도면의 주요부분에 대한 부호의 설명

11, 14, 15, 17 : Al합금층 12 : 금속층간 절연막

13, 16, 18 : MoSi층

본 발명은 반도체 장치의 제조방법에 관한 것으로, 특히 알루미늄 플러그(Plug)를 이용하여 비아(Via) 콘택저항 및 신뢰성을 개선하고 공정을 용이하게 실행할 수 있도록 한 반도체 장치의 다층 배선 방법에 관한 것이다.

종래에는, 제1a도-제1d도에 도시한 바와 같이 우선 제1AlSiCu금속층(1)상에 금속층간 절연막(2)을 증착하고 소정의 부분에 비아 콘택홀을 형성한 후(제1a도, 전면에 접착도 향상을 위해 스퍼터링(Sputtering)으로 TiW 또는 TiN층(3)등의 접착층을 증착시킨 다음 CVD(Chemiacal Vapour Deposition)로 텅스텐(4)증착시킨 후(제1b도, TiW 또는 TiN층(3)의 표면이 노출될때까지 텅스텐(4)을 에치백하여 텅스텐 플러그를 형성하고 노출된 TiW 또는 TiN층(3)을 제거한다(제1c도).

그리고 그 위에 새로운 제2AlSiCu금속층(5)을 스퍼터링으로 증착하였다(제1d도).

여기서, 접착층은 CVD텅스텐(4)이 절연막에 접착성이 없기 때문에 이를 해결하기 위해 먼저 절연막에 증착한 것이다.

그러나, 이와 같은 종래 기술은 CVD에 의한 텅스텐 플러그층을 형성할 경우 텅스텐 플러그층을 증착시키기 전에 접착도 향상을 위한 접착층이 필요하므로 스퍼터링에 의한 TiW 또는 TiN층을 형성시켜야 하는 번거로움이 있으며, 텅스텐(4)은 CVD장치에서 TiW 또는 TiN층(3)은 스퍼터 장비에서 각각 형성하므로 접착층의 대기 노출로 인해 산화물이 발생하므로 텅스텐 플러그층의 증착전에 접착층의 오염물을 세척하기가 매우 어렵다.

또한, 텅스텐 플러그층과 금속층간 절연막의 식각 선택비가 크지 않기 때문에 에치백시 식각중지점을 조절하기가 어렵게 되는 등의 문제점이 있었다.

더욱이 접착층과 텅스텐 플러그층간에 산화물이 존재할 수 있기 때문에 비아 콘택저항이 커지며 이에 따라 반도체 소자의 수율을 저하시키는 문제점이 있었다.

본 발명은 이와 같은 문제점을 해결하기 위한 것으로, 본 발명의 목적은 AlSi합금을 플러그용으로 사용하여 금속층간 절연막과의 식각 선택비를 크게 하고 공정진행을 용이하게 하며, 또한 동일 장비내에서 공정이 진행되도록 하여 산화물이 발생되지 않도록 하고 MoSi/AlSiCu/MoSi박막증착으로 반도체 소자의 신뢰성 향상을 도모한 반도체 장치의 다층 배선방법을 제공하는 것이다.

이하, 본 발명은 첨부 도면에 의하여 상세히 설명한다.

제2a도-제2e도는 본 발명에 따른 제조공정도로서, 우선 제2a도에 도시된 바와 같이 제1Al합금층(AlSiCu)(11)상에 금속층간 절연막(12)을 증착하고 소정의 부분에 비아 콘택홀을 형성한다.

그후, 제2b도와 같이 전면에 스퍼터링으로 400-1,000Å정도 두께의 배리어(Barrier)층으로 사용되는 제1Mosi층(13), 700-1,500Å정도 두께의 제2Al합금층(AlSi)(14)을 차례로 가열없이 증착시킨다.

여기서, 제1MoSi층(13)은 다음에 증착할 AlSi층을 원할하게 유동시키기 위한 층이다.

그 다음, 제2c도에 도시한 바와 같이 그 위에 계속해서 동일한 스퍼터링으로 8,000-12,000Å정도의 두께를 갖는 제3Al합금층(AlSi)(15)을 형성시킨다.

이때, 증착온도를 450-550℃로 유지하면서 제3Al합금층(15)을 플로잉(Flowing)시킨다.

그 후, 제2d도와 같이 제1MoSi층(13), 제2,제3Al합금층(14)(15)을 에치백하여 제1MoSi층(13) 및 AlSi박막층(14,15)이 콘택홀내에 잔존하도록 하여 플러그를 형성한 다음, 제2e도에 도시한 바와 같이 그 위에 가열없이 300-900Å정도의 제2MoSi층(16)을 형성하고 그 위에 100-250℃의 온도로, 4,000-10,000Å정도의 제4Al합금층(AlSiCu)(17)을 형성한 뒤, 다시 가열없이 200-600Å정도의 제3MoSi층(18)을 차례로 스퍼터링에 의해 연속 증착시키면 본 발명에 따른 다층 배선공정이 수행되게 된다.

여기서, 동일 스퍼터링 장치로 여러 금속을 증착하는 공정은 증착하고자 하는 타게트를 구비하고, 해당 타게트에 바이어스를 인가하여 증착하는 방법으로 대기 노출없이 증착할 수 있는 것이다.

이상 설명한 바와 같이, 본 발명에 따르면 AlSi합금을 플러그로 사용하기 때문에 동일한 스퍼터링 장비내에서 연속해서 배리어층 및 AlSi합금 박막층을 증착시키게 되어 공정진행에 용이하며, 동일한 장비내에서 공정이 진행되므로 대기에 노출되지 않아 산화물이 발생되지 않으므로 배리어층과 AlSi합금 박막층간의 오염 가능성이 제거되어 낮은 비아 콘택 저항을 얻을 수 있게 된다.

또한, 에치백 공정시 AlSi박막층과 금속층간 절연막 사이의 식각 선택성이 강하여 에치백 공정관리가 용이하여 소자의 수율이 현저히 향상될 수 있으며, 종래 텅스텐 플러그에 비해 AlSi 플러그가 저항이 낮고(텅스텐 비저항은 8-10μΩ/cm, AlSi비저항은 3μΩ/cm) 더욱이 고온으로 AlSi박막층을 증착시킨 후 에치백에 의해 AlSi박막층을 제거하고 새로운 MoSi/AlSiCu/MoSi박막층을 증착시킴으로써 반도체 소자의 신뢰성을 향상시킬 수 있는 효과가 있다.

Claims (4)

1. 제1Al합금금속층(1)상에 금속층간 절연막(12)을 증착하고 소정부분에 비아 콘택홀을 형성하는 공정과, 전면에 제1MoSi층(13), 제2Al합금층(14)을 차례로 스퍼터링으로 증착시키는 공정과, 그 위에 플로잉될 정도의 온도를 유지하면서 제3Al합금층(15)을 스퍼터링으로 재차 증착시키는 공정과, 상기 제2MoSi층(13)과 제2,제3Al합금층(14,15)을 에치백하여 콘택홀내의 제1MoSi층(13), 제2,제3Al합금층(14,15)을 잔존시켜 플러그를 형성하는 공정과, 전면에 제2MoSi층(16), 제4Al합금층(17), 제3MoSi(18)을 차례로 스퍼터링으로 증착시키는 공정으로 이루어진 반도체 장치의 다층 배선방법.
2. 제1항에 있어서, 제1,제2 및 제3MoSi층과 제2Al합금층(14)의 형성은 가열없이 증착되며, 상기 제4Al합금층(17)의 형성은 100-250℃의 온도를 유지하면서 증착되는 것을 특징으로 하는 반도체 장치의 다층 배선방법.
3. 제1항에, 제3Al합금층(15)은 450-550℃의 온도에서 증착함을 특징으로 하는 반도체 장치의 다층 배선방법.
4. 제1항에 있어서, 제1,제4Al합금층(11,17)은 AlSiCu로 하고, 제2,제3Al합금층(14,15)은 AlSi로 형성함을 특징으로 하는 반도체 장치의 다층 배선방법.

Images