KR930011271A - 박막트랜지스터의 제조방법 - Google Patents
박막트랜지스터의 제조방법 Download PDFInfo
- Publication number
- KR930011271A KR930011271A KR1019910019898A KR910019898A KR930011271A KR 930011271 A KR930011271 A KR 930011271A KR 1019910019898 A KR1019910019898 A KR 1019910019898A KR 910019898 A KR910019898 A KR 910019898A KR 930011271 A KR930011271 A KR 930011271A
- Authority
- KR
- South Korea
- Prior art keywords
- semiconductor layer
- mask pattern
- layer
- forming
- source
- Prior art date
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 6
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 5
- 238000000034 method Methods 0.000 claims abstract description 4
- 239000004065 semiconductor Substances 0.000 claims abstract 12
- 239000010408 film Substances 0.000 claims abstract 5
- 230000001681 protective effect Effects 0.000 claims abstract 4
- 239000011521 glass Substances 0.000 claims abstract 2
- 238000002161 passivation Methods 0.000 claims abstract 2
- 239000000758 substrate Substances 0.000 claims abstract 2
- 239000010410 layer Substances 0.000 claims 9
- 229910021417 amorphous silicon Inorganic materials 0.000 claims 1
- 239000011241 protective layer Substances 0.000 claims 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Thin Film Transistor (AREA)
Abstract
본 발명은 박막트랜지스터의 제조방법에 관한 것으로, 유리기판상에 형성된 게이트전극과, 상기 게이트전극상부에 절연막을 개재하여 형성된 반도체층과, 상기 반도체층상의 일부분에 형성된 보호막과, 상기 보호막을 중심으로 대칭되며 상기 반도체층과 연결되도록 형성된 콘택트층과, 상기 콘택트층상에 형성된 소오스/드레인전극을 구비하는 박막트랜지스터의 제조방법에 있어서, 상기 보호막은 상기 반도체층을 형성하기 위한 제1마스크패턴과 상기 소오스/드레인전극을 형성하기 위한 제2마스크패턴이 겹쳐지는 부분의 가장자리를 감싸도록 제3마스크패턴을 형성한후, 제3마스크패턴을 적용하여 형성되는 것을 특징으로 한다.
따라서, 본 발명의 방법은 트랜지스터의 채널부를 형성하는 반도체층을 보호하기 위한 보호막을, 상기 반도체층의 패턴모두를 덮도록 형성함으로써 소오스/드레인전극과 접촉하는 부분 이외의 콘택트층을 식각해낼때 상기 반도체층의 패턴을 잘 보호할 수 있게 되어, 상기 트랜지스터의 게이트전극과, 소오스/드레인전극간의 단락현상을 방지할 수 있다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제3a도 내지 제3d도는 본 발밍에 의한 박막트랜지스터의 제조방법의 일실시예를 나타낸 공정순서도 각각에 대응하는 간략한 레이아웃도.
제4a도 내지 제4d도는 상기 제3a도 내지 제3d도의 A-A'선을 잘라 본 본 발명에 의한 박막트랜지스터의 제조방법의 일 실시예를 나타낸 공정순서도.
Claims (2)
- 유리기판상에 형성된 게이트전극; 상기 게이트전극 상부에 절연막을 개재하여 형성된 반도체층; 상기 반도체층상의 일부분에 형성된 보호막; 상기 보호막을 중심으로 대칭되며, 상기 반도체충과 연결되도록 형성된 콘택트층; 상기 콘택트층상에 형성된 소오스/드레인전극을 구비하는 박막트랜지스터의 제조방법에 있어서, 상기 보호막은, 상기 반도체층을 형성하기 위한 제1마스크패턴과 상기 소오스/드레인전극을 형성하기 위한 제2마스크패턴이 겹쳐지는 부분의 가장자리를 감싸도록 제3마스크패턴을 형성한후, 이 제3마스크패턴을 적용하여 형성되는것을 특징으로 하는 박막트랜지스터의 제조방법.
- 제1항에 있어서, 상기 반도체층은 수소화된 비정질실리콘인 것을 특징으로 하는 박막트랜지스터의 제조방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019910019898A KR940007456B1 (ko) | 1991-11-09 | 1991-11-09 | 박막트랜지스터 및 그 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019910019898A KR940007456B1 (ko) | 1991-11-09 | 1991-11-09 | 박막트랜지스터 및 그 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR930011271A true KR930011271A (ko) | 1993-06-24 |
| KR940007456B1 KR940007456B1 (ko) | 1994-08-18 |
Family
ID=19322531
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019910019898A KR940007456B1 (ko) | 1991-11-09 | 1991-11-09 | 박막트랜지스터 및 그 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR940007456B1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20030017722A (ko) * | 2001-08-22 | 2003-03-04 | 이기영 | 도자기 조리용기의 제조방법 |
-
1991
- 1991-11-09 KR KR1019910019898A patent/KR940007456B1/ko not_active IP Right Cessation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20030017722A (ko) * | 2001-08-22 | 2003-03-04 | 이기영 | 도자기 조리용기의 제조방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR940007456B1 (ko) | 1994-08-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR880001179A (ko) | 박막트랜지스터 배열기판의 제조방법 | |
| KR970048718A (ko) | 액정표시장치의 제조방법 | |
| KR960035117A (ko) | 블랙 매트릭스 구조가 가능한 액정용 박막 트랜지스터의 제조방법 | |
| KR970011965A (ko) | 액정표시장치 및 그 제조방법 | |
| KR970072480A (ko) | 박막 트랜지스터의 제조방법 및 그 방법에 의해 제조되는 박막 트랜지스터의 구조 | |
| KR980003731A (ko) | 표시 패널용 정전 파괴 보호 장치 및 그 제조 방법 | |
| KR960009075A (ko) | 박막트랜지스터 및 그 제조방법 | |
| KR970076042A (ko) | 액정 표시 장치 및 제조 방법 | |
| KR930011271A (ko) | 박막트랜지스터의 제조방법 | |
| KR970028753A (ko) | 액정 표시 소자의 제조 방법 | |
| KR970072497A (ko) | 액티브 매트릭스 기판의 제조방법 및 그 방법에 의해 제조되는 액티브 매트릭스 기판 | |
| JPS5740967A (en) | Integrated circuit device | |
| KR970022415A (ko) | 액정표시 소자의 제조방법 | |
| KR970048854A (ko) | 액정표시장치의 제조방법 | |
| KR960024590A (ko) | 배선간 쇼트 회로 방지 기능을 갖는 액정 디스플레이 및 그 제조 방법 | |
| KR970054490A (ko) | 박막 트랜지스터 액정 표시 장치의 제조 방법 | |
| KR950021763A (ko) | 박막트랜지스터 제조방법 | |
| KR960019797A (ko) | 액정표시장치용 박막 트랜지스터 및 그 제조방법 | |
| KR970003962A (ko) | 반도체 소자의 고집적 트렌지스터 제조 방법 | |
| KR970054481A (ko) | 박막 트랜지스터 제조방법 | |
| KR970048852A (ko) | 박막 트랜지스터 채널부에 광차단막이 형성되어 있는 액정 표시 장치 및 그 제조 방법 | |
| KR970023874A (ko) | 새도우 마스크를 이용한 박막 트랜지스터 제작 공정 | |
| KR960039215A (ko) | 박막트랜지스터 오믹콘택형성방법 | |
| KR930018756A (ko) | 액정표시장치의 박막트랜지스터 및 그 제조방법 | |
| KR970018633A (ko) | 박막트랜지스터 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| G160 | Decision to publish patent application | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20000714 Year of fee payment: 7 |
|
| LAPS | Lapse due to unpaid annual fee |