KR930003401B1 - 파이프라인방식(pipeline方式)의 마이크로프로세서 - Google Patents

파이프라인방식(pipeline方式)의 마이크로프로세서 Download PDF

Info

Publication number
KR930003401B1
KR930003401B1 KR1019900007077A KR900007077A KR930003401B1 KR 930003401 B1 KR930003401 B1 KR 930003401B1 KR 1019900007077 A KR1019900007077 A KR 1019900007077A KR 900007077 A KR900007077 A KR 900007077A KR 930003401 B1 KR930003401 B1 KR 930003401B1
Authority
KR
South Korea
Prior art keywords
data
memory
hit
stage
miss
Prior art date
Application number
KR1019900007077A
Other languages
English (en)
Other versions
KR900018808A (ko
Inventor
기요다카 사사이
Original Assignee
가부시키가이샤 도시바
아오이 죠이치
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 도시바, 아오이 죠이치 filed Critical 가부시키가이샤 도시바
Publication of KR900018808A publication Critical patent/KR900018808A/ko
Application granted granted Critical
Publication of KR930003401B1 publication Critical patent/KR930003401B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
    • G06F9/3824—Operand accessing
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
    • G06F9/3867—Concurrent instruction execution, e.g. pipeline or look ahead using instruction pipelines
    • G06F9/3875—Pipelining a single stage, e.g. superpipelining

Landscapes

  • Engineering & Computer Science (AREA)
  • Software Systems (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Memory System Of A Hierarchy Structure (AREA)
  • Advance Control (AREA)

Abstract

내용 없음.

Description

파이프라인방식(pipeline方式)의 마이크로프로세서
제1도는 본 발명에 따른 파이프라인처리의 흐름과 캐쉬메모리(cache memory)의 제어도.
제2도는 본 발명에 따른 캐쉬메모리주변의 구성도.
제3도는 제1도 및 제2도에 관련된 동작설명도.
제4도는 종래기술에 따른 파이프라인처리의 흐름과 캐쉬메모리의 제어도.
제5도는 종래기술에 따른 캐쉬메모리의 구성도.
제6도는 제4도 및 제5도에 관련된 동작설명도이다.
* 도면의 주요부분에 대한 부호의 설명
10 : 명령페치단(命令 fetch 段) 11 : 명령디코드단(命令 decode 段)
13 : 오퍼런드독출단(operand 讀出段) 14 : 오퍼런드실행단(operand 實行段)
15 : 오퍼런드기록단(operand 記錄段) 16 : 캐쉬메모리(cache memory)
17,18,19 : 플립플롭 20 : 택메모리(tag memory)
21 : 제1어드레스디코더 22 : 데이터메모리
23 : 제2어드레스디코더 24 : 비교기
[산업상의 이용분야]
본 발명은 파이프라인방식(pipeline方式)의 마이크로프로세서, 특히 오퍼런드데이터기록시에 택메모리(tag memory)의 검색을 수행하지 않고, 직접 데이터메모리에 기록함에 따라 오퍼런드데이터기록동작을 고속화한 파이프라인방식의 마이크로세서에 관한 것이다.
[종래의 기술 및 그 문제점]
종래기술에 의한 파이프라인방식의 마이크로프로세서에 있어서, 캐쉬메모리(cache memory)내의 택메모리의 검색은 오퍼런드데이터독출단(OF)에서 수행함과 더불어, 오퍼런드데이터기록단에서 수행하고 있다.
제4도는 상기 종래기술에 의한 파이프라인방식의 마이크로프로세서에 있어서의 파이프라인처리의 프름과 캐쉬메모리의 제어의 개략구성을 도시하고 있다. 즉 제4도에 있어서 참조부호 IF는 명령페치단(命令fetche段), DC는 명령디코드단(命令decode段), AG는 오퍼런드어드레스생성단, OF는 오퍼런드데이터독출단, EXE는 연산실행단, OS는 오퍼런드데이터기록단을 도시하지만 상기 택메모리의 검색은 오퍼런드데이터독출단(OF)과, 오퍼런드데이터기록단(OS)에서 실행되고 있다.
따라서, 제4도에 도시된 바와같이 종래기술에 의한 구성에서는 OS단에서 택메모리의 검색이 행해지므로, 택메모리를 독출하고 캐쉬메모리의 히트(Hit) 또는 미스히트(Miss Hit)의 판정후로 되지 않으면 데이터메모리에 대한 라이트오퍼런드데이터(write operand data)의 기록은 행해지지 않는다. 따라서, 오퍼런드 기록시에 있어서 데이터메모리에 데이터를 기록하기까지 상당한 시간이 필요하고, 또 경우에 따라서는 OS단이 2머신사이클(machine cycle) 필요하게 되어 마이크로프로세서의 고속화에 지장을 주고 있다.
그런데, 일반적으로 종래의 캐쉬메모리(1)의 구성은 제5도에 도시된 바와같이 주기억장치의 내용의 일부를 기억하는 데이터메모리(3), 데이터메모리 각각의 클럭에 대응하는 어드레스택(address tag)을 기억하는 택메모리(5), 이 택메모리데이터메모리의 내용을 어퍼런드어드레스와 비교하여 캐쉬메모리의 히트, 미스히트를 판정하는 비교기(7)로 구성되어 있다. 이 구성에서는 제6도에 도시된 바와같이 어퍼런드페치단(OF)에서 택메모리(5)의 독출 및 데이터메모리(3)의 독출이 동시에 이루어지고 캐쉬메모리(1)이 히트, 미스히트의 판정후에 연산실행단(EXE)에서 연산기로 데이터를 전송하고, 오퍼런드기억단(OS)에서 다시 택메모리(5)를 독출하고나서 캐쉬메모리(1)의 히트, 미스히트의 판정이 행해지고 있다. 그리고, 그 판정후에 데이터 메모리(3)에 대한 기록이 행해지고 있다. 따라서, 오퍼런드데이터기록시에 있어서, 캐쉬메모리(1)에 데이터를 기록하기까지 많은 시간이 필요하게 되어 고속화에 방해가 되고 있다.
[발명의 목적]
본 발명은 상기한 점을 감안해서 발명된 것으로, 오퍼런드기록시에 있어서도 캐쉬메모리의 고속동작을 발휘하여 효율적인 데이터처리가 행해지는 파이프라인방식의 마이크로프로세서를 제공함에 그 목적이 있다.
[발명의 구성]
상기 목적을 달성하기 위한 본 발명은 적어도 데이터독출을 수행하는 단과 데이터의 연산을 실행하는 단, 데이터의 기록을 수행하는 단을 갖춘 파이프라인방식의 마이크로프로세서에 있어서, 데이터를 기억하기 위한 데이터메모리와, 상기 데이터메모리에 기억된 데이터에 대응하는 어드레스택을 기억하기 위한 택메모리, 상기 택메모리의 내용을 오퍼런드어드레스와 비교하여 캐쉬메모리의 히트 및 미스히트를 판정하기 위한 비교기, 상기 캐쉬메모리의 히트 및 미스히트의 정보를 보존하기 위한 보존수단, 데이터독출단에 있어서, 데이터독출을 위한 상기 캐쉬메모리의 독출, 상기 비교기에 의한 히트 및 미스히트의 판정, 및 데이터메모리에서 데이터의 독출이 행해짐과 더불어, 데이터기록을 위한 상기 택메모리의 독출, 상기 비교기에 의한 히트 및 미스히트의 판정이 행해지고, 연산실행단에 있어서, 독출된 데이터의 연산실행이 수행되는 동안, 상기 데이터기록을 위한 히트 및 미스히트의 판정결과가 상기 보존수단에 보존되고, 데이터기록단에 있어서 상기 보존수단에서의 히트 및 미스히트의 판정결과에 따라서 상기 데이터메모리에 데이터의 기록만이 행해지는 꼴로 상기 데이터메모리, 택메모리, 비교기, 및 보존수단을 제어하는 제어수단을 구비한 것을 특징으로 한다.
[작용]
상기와 같이 구성된 본 발명에 의하면, 오퍼런드데이터기록시 캐쉬메모리의 검색이 오퍼런드독출시의 같은 파이프라인방식에서 수행됨에 따라서, 오퍼런드데이터기록단에서는 데이터메모리에 기록하기까지만 행해지고, 따라서 오퍼런드기록단에서도 캐쉬메모리의 고속화가 유지된다.
[실시예]
제1도는 본 발명에 따른 파이프라인방식의 파이프라인방식의 파이프라인처리의 흐름과 캐쉬메모리제어의 기본구성을 도시한 것이다.
제1도에 있어서, 처리흐름은 명령페치단(10), 명령디코드단(11), 오퍼런드어드레스생성단(12), 오퍼런드독출단(13), 연산실행단(14), 오퍼런드기록단(15)이고, 여기서 참조부호 16은 캐쉬메모리, 17은 오퍼런드페치독출단(13)에서 세트되는 제1플립플롭(FF), 18은 연산실행단(14)에서 세트되는 제2플립플롭, 19은 오퍼런드기록단에서 세트되는 제3플립플롭을 도시하고 있다.
이와같이 구성된 본 발명에 따른 파이프라인방식의 마이크로프로세서에서 오퍼런드독출단(13)에 있어서 오퍼런드데이터독출을 위한 오퍼런드어드레스에 의거해서 캐쉬메모리(16)내의 택메모리(20 ; 제2도)의 검색을 행하고, 캐쉬히트/미스히트의 판정을 행하고, 데이터메모리(22 ; 제2도)로부터 오퍼런드데이터를 독출한다. 그와 더불어, 오퍼런드데이터기록을 위한 택메모리(20)의 검색을 행하고, 캐쉬히트/미스히트의 판정을 행하고, 그 캐쉬히트/미스히트의 판정결과를 제1FF(17)에 기억시키고 나서 독출된 오퍼런드데이터를 오퍼런드실행단(14)으로 전송시켜 실행한다.
그 경우에 제1FF(17)에 기억된 히트/미스히트 판정내용을 다음 단에 대응하는 제2FF(18)로 이송한다. 그 후, 오퍼런드기록단(15)에서 제2FF(18)의 내용을 제3FF(19)로 이송하고, 제3FF(19)의 내용을 참조하여 오퍼런드데이터를 캐쉬메모리(16)내의 데이터메모리(22)에 기록한다. 따라서 본 발명에 있어서는 종래기술에 의한 파이프라인방식의 마이크로프로세서와 다르게 되고, 오퍼런드기록단에 있어서, 택메모리(20)를 검색하지 않아도 제3FF(19)의 내용에 따라서 오퍼런드데이터를 데이터메모리에 기록할 수 있게 되므로 처리시간이 단축된다.
제2도는 본 발명에 따른 마이크로프로세서의 캐쉬메모리 주변의 상세한 구성을 도시하고 있다.
이 캐쉬메모리는 택메모리(20), 택메모리용 제1어드레스디코더(21), 데이터메모리(22); 데이터메모리용 제2어드레스디코더(23), 비교기(24), 제1, 제2, 제3FF(17,18,19)를 갖추고 있다. 그리고, 상기 제1 및 제2어드레스디코더(22,23)은, 상기 제1, 제2, 제3FF(17,18,19)등은 상기한 바와같이, 오퍼런드기록단에서 데이터의 기록만이 행해지는 상태로 CPU(25)등에서의 제어신호에 의해 제어된다.
본 발명에서는 택메모리용 제1어드레스디코더(21) 및 데이터메모리용 제2어드레스디코더(23)가 별개로 설치되어 있으므로, 택메모리(20)와 데이터메모리(22)가 독립하여 동작할 수 있다. 따라서 독출단에서 오퍼런드데이터기록을 위한 오퍼런드어드레스의 상위부분과, 제1어드레스데이터(21)에서 디코드한 택메모리(20)의 내용을 비교기(24)에서 비교하여 그 결과의 히트/미스히트정보를 제1FF(17)에 세트하고, 처리의 진행에 따르지 않고 제2 및 제3FF(18,19)로 이송되고 오퍼런드기록단(15 ; 제1도 참조)에 있어서 이 제3FF(19)의 내용을 참조해서 직접 오퍼런드데이터를 데이터메모리(22)에 기록하도록 되어 있다.
또, 본 발명에 따른 실시예에서는 상기한 바와같이 3개의 FF(17,18,19)를 설치하고 처리의 진행에 따라서 FF(17)로 부터 FF(19)로 히트/미스히트판정내용을 이송하도록 되어 있지만 플립플롭(FF)의 판정결과의 세트 및 그 내용의 독출타이밍을 적당하게 함으로써, 업자의 의도하는 범위에서 FF를 1개로 할 수도 있다.
제3도는 제2도에 도시된 본 발명에 따른 캐쉬메모리를 이용해서 본 발명의 파이프라인방식의 마이크로프로세서의 동작을 설명하는 타이밍도이다.
제1도 및 제2도에 관련되게 설명한 바와같이, 또 제3도에 도시된 바와같이 본 발명에 있어서는 오퍼런드 독출단(13 ; OF)에서 어퍼런드독출을 위한 택메모리의 검색 결과로서 데이터메모리의 독출과, 오퍼런드기록을 위한 히트/미스히트판정이 독립해서 수행되고, 오퍼런드기록을 이한 히트/미스히트판정결과가 적어도 1개의 플립플롭(FF)에 세트되고, 오퍼런드데이터의 실행후, 오퍼런드기록단(15 ; OS)에서 이 FF의 내용에 의거해서, 데이터메모리의 기록만이 직접 행해진다.
[발명의 효과]
상기한 바와같이 본 발명에 의한 파이프라인방식의 마이크로프로세서에 있어서는 종래기술로 행해지고 있는 오퍼런드기록시의 택메모리의 검색이 필요없게 되고, 플립플롭내에 기억되어 있는 히트/미스히트정보에 의거해서 오퍼런드데이터를 직접 데이터메모리에 기록하므로, 오퍼런드기록시간이 단축된다. 따라서, 처리속도가 고속화되고 시스템전체의 성능이 향상된다.

Claims (2)

  1. 적어도 데이터의 독출을 행하는 단(13)과, 데이터의 연산을 실행하는 단(14), 데이터의 기록을 행하는 단(15)을 갖춘 파이프라인방식의 마이크로프로세서에 있어서, 데이터를 기억하기 위한 데이터메모리(22)와, 상기 데이터메모리(22)에 기억된 데이터에 대응하는 어드레스를 기억하기 위한 택메모리(20), 상기 택메모리(20)의 내용을 오퍼런드어드레스와 비교하여 캐쉬메모리의 히트 및 미스히트의 정보를 보존하기 위한 보존수단(17), 데이터독출에 있어서, 데이터독출을 위한 상기 택메모리(20)의 독출, 상기 비교기(24)에 의한 히트 및 미스히트의 판정, 및 데이터메모리(22)에서의 데이터독출이 행해짐과 더불어 데이터기록을 위한 상기 택메모리의 독출, 상기 비교기에 의한 히트 및 미스히트의 판정이 행해지고, 연산실행단(14)에 있어서, 독출된 데이터의 연산실행이 행해지는 동안, 상기 데이터기록을 위한 히트 및 미스히트의 판정결과가 상기 보존수단(17)에 의한 히트 및 미스히트의 판정결과에 따라서 상기 데이터메모리(22)로의 데이터의 기록만이 행해지는 상태로 상기 데이터메모리(22), 택메모리(20), 비교기(24), 및 보존수단(17)를 제어하는 제어수단(CPU)을 구비한 것을 특징으로 하는 마이크로프로세서.
  2. 택메모리(20), 데이터메모리(22), 및 비교기(24)를 갖춘 캐쉬메모리(16)를 구비한 파이프라인방식의 마이크로프로세서에 있어서, 상기 캐쉬메모리(16)는 또 상기 택메모리(20)용 제1어드레스디코더(21)와 상기 데이터메모리(22)용 제2어드레스디코더(23), 상기 캐쉬메모리(16)의 히트/미스히트의 판정결과를 기억하는 적어도 1개의 기억수단(17)을 구비하고, 오퍼런드독출단(13)에 있어서 상기 제1 및 제2어드레스디코더(21,23)의 디코드결과에 따라서 오퍼런드독출을 위한 상기 택메모리(20) 및 데이터메모리(22)의 내용을 동시에 독출함과 더불어, 상기 기억수단에 오퍼런드기록을 위한 히트/미스히트의 판정결과를 기억하고, 오퍼런드실행후, 오퍼런드기록단(15)에 있어서, 기억된 상기 판정결과의 내용에 의거해서 상기 데이터메모리(22)로 오퍼런드데이터를 직접 기록하는 것을 특징으로 하는 파이프라인방식의 마이크로프로세서.
KR1019900007077A 1989-05-19 1990-05-17 파이프라인방식(pipeline方式)의 마이크로프로세서 KR930003401B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP1124533A JPH077356B2 (ja) 1989-05-19 1989-05-19 パイプライン方式のマイクロプロセッサ
JP1-124533 1989-05-19

Publications (2)

Publication Number Publication Date
KR900018808A KR900018808A (ko) 1990-12-22
KR930003401B1 true KR930003401B1 (ko) 1993-04-26

Family

ID=14887832

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019900007077A KR930003401B1 (ko) 1989-05-19 1990-05-17 파이프라인방식(pipeline方式)의 마이크로프로세서

Country Status (5)

Country Link
US (1) US5197134A (ko)
EP (1) EP0398382B1 (ko)
JP (1) JPH077356B2 (ko)
KR (1) KR930003401B1 (ko)
DE (1) DE69028655T2 (ko)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5483736A (en) * 1993-06-08 1996-01-16 Rohm Co., Ltd. Method of manufacturing a corner head type thermal head
DE69530720T2 (de) * 1994-03-09 2003-11-27 Sun Microsystems Inc Verzögertes Cachespeicherschreiben eines Speicherungsbefehls
US5752269A (en) * 1995-05-26 1998-05-12 National Semiconductor Corporation Pipelined microprocessor that pipelines memory requests to an external memory
EP0798633B1 (en) * 1996-03-29 2005-06-08 Matsushita Electric Industrial Co., Ltd. Data processor having a variable number of pipeline stages
EP2267596B1 (en) * 1999-05-12 2018-08-15 Analog Devices, Inc. Processor core for processing instructions of different formats
US6647464B2 (en) * 2000-02-18 2003-11-11 Hewlett-Packard Development Company, L.P. System and method utilizing speculative cache access for improved performance
AU2001245511A1 (en) * 2000-03-10 2001-09-24 Arc International Plc Method and apparatus for enhancing the performance of a pipelined data processor
US7254720B1 (en) * 2002-02-13 2007-08-07 Lsi Corporation Precise exit logic for removal of security overlay of instruction space
JP2008107983A (ja) * 2006-10-24 2008-05-08 Nec Electronics Corp キャッシュメモリ
JP5129023B2 (ja) * 2008-05-26 2013-01-23 株式会社東芝 キャッシュメモリ装置

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4594682A (en) * 1982-12-22 1986-06-10 Ibm Corporation Vector processing
JPS59213084A (ja) * 1983-05-16 1984-12-01 Fujitsu Ltd バッファ記憶装置のアクセス制御方式
US4858111A (en) * 1983-07-29 1989-08-15 Hewlett-Packard Company Write-back cache system using concurrent address transfers to setup requested address in main memory before dirty miss signal from cache
JPS6267649A (ja) * 1985-09-19 1987-03-27 Nec Corp キヤツシユメモリ制御装置におけるストア処理方式
US4755936A (en) * 1986-01-29 1988-07-05 Digital Equipment Corporation Apparatus and method for providing a cache memory unit with a write operation utilizing two system clock cycles
GB2200483B (en) * 1987-01-22 1991-10-16 Nat Semiconductor Corp Memory referencing in a high performance microprocessor
JPS63245529A (ja) * 1987-03-31 1988-10-12 Toshiba Corp レジスタ退避復元装置
US4888722A (en) * 1987-07-02 1989-12-19 General Datacomm, Inc. Parallel arithmetic-logic unit for as an element of digital signal processor
US4958274A (en) * 1988-06-01 1990-09-18 Digital Equipment Corporation System with a N stages timing silo and P stages information silo for soloing information
GB2230120B (en) * 1989-04-07 1992-12-02 Intel Corp Read/write ordering apparatus and method for a microprocessor

Also Published As

Publication number Publication date
JPH077356B2 (ja) 1995-01-30
JPH02304650A (ja) 1990-12-18
EP0398382A3 (en) 1992-10-14
KR900018808A (ko) 1990-12-22
DE69028655D1 (de) 1996-10-31
DE69028655T2 (de) 1997-03-06
EP0398382B1 (en) 1996-09-25
EP0398382A2 (en) 1990-11-22
US5197134A (en) 1993-03-23

Similar Documents

Publication Publication Date Title
JP5528819B2 (ja) 現在実行している命令セット以外の命令セットから命令をプリロードするシステム、方法およびソフトウェア
US5944841A (en) Microprocessor with built-in instruction tracing capability
JP5313228B2 (ja) 適切なプレデコーディングにより可変長命令セットから命令をプレロードするシステム、方法およびソフトウェア
KR910003496A (ko) 캐시 미스의 강제발생에 의한 다중 레벨 캐시 시스템의 성능 증가방법
KR930003401B1 (ko) 파이프라인방식(pipeline方式)의 마이크로프로세서
KR100309615B1 (ko) 고속프로그램가능로직컨트롤러(plc)
CA2668584A1 (en) Methods and apparatus for recognizing a subroutine call
JPH0630075B2 (ja) キャッシュメモリを有するデータ処理装置
US5274776A (en) Information processing system having mode signal holding means and selecting operand access mode based on mode signal indicating type of currently executed instruction
KR920004279B1 (ko) 포인터레지스터를 구비한 마이크로프로세서
JPH02214937A (ja) データ処理装置
JPH1091441A (ja) プログラム実行方法およびその方法を利用した装置
KR950000088B1 (ko) 데이터처리시스템
JPS61250754A (ja) 簡易型キヤツシユメモリ
KR100300875B1 (ko) 캐쉬 미스 시 처리 방법
JPH0552539B2 (ko)
JP2534674B2 (ja) 情報処理装置
JPH04255995A (ja) 命令キャッシュ
KR880011669A (ko) 데이터 처리 방법과 장치
JPS6047618B2 (ja) 情報処理装置
JPS6286442A (ja) デ−タ処理装置
JPH01263830A (ja) 情報処理装置
JPS6295636A (ja) 先取り制御処理装置
KR19990057839A (ko) 캐쉬 미스 시 처리 방법
JPH0425937A (ja) 情報処理装置

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20030401

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee