KR950000088B1 - 데이터처리시스템 - Google Patents

데이터처리시스템 Download PDF

Info

Publication number
KR950000088B1
KR950000088B1 KR1019890011221A KR890011221A KR950000088B1 KR 950000088 B1 KR950000088 B1 KR 950000088B1 KR 1019890011221 A KR1019890011221 A KR 1019890011221A KR 890011221 A KR890011221 A KR 890011221A KR 950000088 B1 KR950000088 B1 KR 950000088B1
Authority
KR
South Korea
Prior art keywords
instruction
update
buffer memory
main memory
data
Prior art date
Application number
KR1019890011221A
Other languages
English (en)
Other versions
KR900003744A (ko
Inventor
마사부미 시바다
아끼라 이시야마
마사다까 히라마쓰
Original Assignee
가부시기가이샤 히다찌세이사꾸쇼
미다 가쓰시게
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시기가이샤 히다찌세이사꾸쇼, 미다 가쓰시게 filed Critical 가부시기가이샤 히다찌세이사꾸쇼
Publication of KR900003744A publication Critical patent/KR900003744A/ko
Application granted granted Critical
Publication of KR950000088B1 publication Critical patent/KR950000088B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G06F13/1673—Details of memory controller using buffers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/12—Replacement control

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Advance Control (AREA)
  • Memory System Of A Hierarchy Structure (AREA)

Abstract

내용 없음.

Description

데이터처리시스템
제 1 도는 본원 발명에 의한 파이프라인 처리순서를 나타내는 도면,
제 2 도는 종래기술의 시스템에 있어서의 OSC경우의 파이프라인 처리순서를 나타내는 도면.
제 3 도는 본원 발명에 의해 구성된 데이터처리시스템의 블록도.
제 4 도 및 제 5 도는 제 3 도의 시스템의 동작을 규정하는 타이밍챠트.
제 6 도는 종래기술의 시스템 동작을 규정하는 타이밍챠트.
본원 발명은 데이터처리시스템 특히 파이프라인 제어방식을 채용한 데이터처리시스템에 관한 것이다.
일반적으로 파이프라인 제어방식이라는 것은 하나의 명령의 처리를 복수의 스테이지로 분할하고, 복수의 명령을 소정의 사이클씩 겹치지 않도록 입력하고, 각 스테이지를 복수의 후속명령에 대해 병행동작시킴으로서, 명령당 평균실행시간을 단축하여 데이터처리시스템의 고성능화를 도모하는 방식이다.
이와 같은 파이프라인 제어방식의 일예를 제 6 도에 나타낸다. 이 예에서는 하나의 명령의 처리는 D, M, A, L, E 및 W의 6개의 스테이지로 분할되어 있다. 여기에, D는 명령의 해독스테이지, M는 오퍼랜드의 논리어드레스를 구하기 위한 가산스테이지, A는 산출된 오퍼랜드의 논리어드레스를 실어드레스로 변환하는 어드레스변환스테이지, L은 버퍼메모리로부터 오퍼랜드데이터를 독해하는 독해스테이지, E는 구해진 오퍼랜드데이터를 사용하여 연산을 행하는 연산스테이지, W는 연산결과를 레지스터 또는 메모리에 기입하는 격납스테이지이며, 이들 스테이지가 1사이클로피치로 실행되고 있다.
제 6 도에 있어서, 명령 2가 메모리의 임의 어드레스 예를들면 실어드레스 a번지에 오퍼랜드데이터를 격납하는 스토어명령이며, 또한 명령 3이 동일한 어드레스 a번지의 내용을 오퍼랜드데이터로서 독해하는 명령인 경우를 생각한다. 이 경우에 있어서, 명령 3은 명령 3뒤에 발행되고 있기 때문에 명령 3이 독해하는 오퍼랜드데이터는 명령 2로 격납한 오퍼랜드데이터이어야 한다. 그러나, 제 6 도의 파이프라인 제어에 있어서, 명령 3의 오퍼랜드데이터 독해스테이지 L은 명령 2의 오퍼랜드데이터 격납 스테이지 W보다 먼저 처리되기 때문에, 명령 3에서는 명령 2에 의한 격납(갱신)전의 데이터를 오퍼랜드데이터로서 독해하고 만다는 결함이 생긴다. 이와 같이 후속하는 명령의 오퍼랜드의 선취가 선행하는 명령의 메모리 격납보다 먼저 행해지는 것은 일반적으로 OSC(operand store conflict)라고 칭하고 있다.
이 OSC에 대처하기 위해 파이프라인 제어방식을 채용하고 있는 정보처리장치에 있어서는 OSC를 검출하는 수단과 OSC가 발생했을 때 이것에 대처하는 처리기능이 필수이다.
종래의 장치에서는 제 2 도에 나타내는 바와 같이 명령 2가 메모리 격납을 행하는 명령인 경우에는 명령 2의 스테이지 A에서 구한 스토어 어드레스를 일치검출용의 스토어 어드레스 레지스터에 등록해 두고, 명령 2의 후속 명령 3, 명령 4, 명령 5의 스테이지 A에 있어서 오퍼랜드어드레스를 상기 스토어 어드레스 레지스터의 내용과 비교하여 만약 일치가 검출된 경우에는 오퍼랜드데이터 독해스테이지 L을 명령 2의 오퍼랜드데이터 격납 스테이지 W의 완료까지 대기시키는 처리가 행하여졌다. 이 방식에서는 OSC가 발생하면 상기와 같이 후속하는 명령의 오퍼랜드 독해가 지연되기 때문에 파이프라인이 교란되고, 정보처리장치의 성능이 저하한다고 하는 결점이 있다.
이 결점을 제거하기 위해 종래부터 각종 바이패스방식이 제안되어 있다. 예를들면 일본국 특공소 61-8453호 공보등에 기재되어 있는 바와 같은 기술이 알려져 있다. 이것은 메모리 격납을 행하는 명령을 처리할 때, 오퍼랜드 어드레스를 스토어 어드레스 레지스터에 등록할 뿐만 아니라, 오퍼랜드데이터도 스토어 버퍼 메모리에 등록해 두고, 후속 명령의 오퍼랜드 독해어드레스를 상기 스토어 오퍼랜드 어드레스와 비교하여 양 어드레스가 일치한 경우, 오퍼랜드데이터의 독해를 버퍼메모리부터가 아니고, 상기 스토어 버퍼메모리로부터 행하도록 제어함으로써, 오퍼랜드 독해대기를 배제하여 성능저하를 방지하는 방식이다.
상기 종래기술에서는 OSC에 의한 성능저하를 방지하기 위해, 스토어버퍼메모리등의 바이패스 제어논리를 필요로 하며, 또 OSC의 검출도 행할 필요가 있기 때문에, 스토어 어드레스 레지스터, 어드레스 비교회로등도 필요하게 되어 하드웨어량이 증대한다는 문제가 있었다.
본원 발명의 목적은 파이프라인 제어방식의 데이터처리시스템에 있어서, 메모리 격납을 행하는 명령의 처리스테이지를 OSC를 발생하지 않도록 제어함으로써 OSC검출논리 및 OSC 대처제어논리를 필요없도록 하여 하드웨어량을 격감시키는데 있다.
본원 발명에 의한 데이터처리시스템은 파이프라인 제어방식을 채용한 데이터처리시스템으로서, 주기억메모리와, 주기억메모리의 일부의 코피를 유지하는 버퍼메모리와, 주기억메모리의 정보를 갱신하는 갱신명령의 명령처리를 할때, 갱신명령에 선행하는 명령의 처리완료전에 갱신명령의 명령처리중 버퍼메모리의 정보 갱신 동작을 행하도록 제어하는 제어수단을 설치하고, 상기 제어수단은 갱신명령에 의한 주기억메모리의 갱신동작을 선행하는 명령의 처리완료 후에 행하도록 제어한다.
상기 데이터처리시스템에 있어서, 갱신명령에 의한 버퍼메모리의 갱신동작 후에 당해 갱신명령이 중단된 경우 이 중단을 검출하는 검출수단과, 이 중단검출수단의 출력에 대응하여 버퍼메모리내의 갱신된 정보를 무효화하는 수단을 설치하는 것이 바람직하다.
본원 발명의 데이터처리시스템은 또다른 견지에 의하면, 주기억메모리의 정보를 갱신하는 갱신명령의 명령처리를 할 때, 갱신명령에 후속하는 명령의 오퍼랜드 독해동작전에 갱신명령의 명령처리중 버퍼메모리의 정보갱신 동작을 행하도록 제어하는 제어수단을 설치한 것을 특징으로 한다.
본원 발명의 데이터처리시스템은 다른 견지에 의하면, 주기억메모리와, 주기억메모리의 일부의 코피를 유지하는 버퍼메모리와, 주기억메모리에 데이터를 격납하는 스토어명령의 명령처리를 할 때, 파이프라인 제어의 복수의 스테이지중 오퍼랜드데이터의 독해스테이지에서 버퍼메모리에의 데이터의 격납동작을 행하도록 제어하는 제어수단을 설치한 것을 특징으로 한다.
이 경우, 바람직하기로는 상기 제어수단은 주기억메모리에의 데이터의 격납동작을 파이프라인 제어의 복수의 스테이지중 최종 스테이지에서 행하도록 제어한다. 데이터처리시스템은 스토어명령에 의한 버퍼메모리의 데이터 격납동작후에 당해 스토어명령이 중단된 경우 이 중단을 검출하는 검출수단과, 이 중단검출수단의 출력에 대응하여 버퍼메모리내의 격납된 데이터를 무효화하는 수단을 설치하는 것이 바람직하다.
주기억메모리의 일부의 코피를 유지하는 버퍼메모리를 가지며 또한 파이프라인 제어방식을 채용한 데이터처리시스템에 있어서는 정보갱신명령(이하, 대표적인 것으로서 스토어명령이라고 함)에서는 인터럽트등의 발생등을 고려하여, 버퍼메모리에의 데이터 격납동작은 선행하는 명령의 명령처리완료 후에 행하여지고, 주기억메모리에의 같은 데이터의 격납도 그와 동시에 또는 이후에 실행되는 것이 원칙이다.
그러나, 본원 발명자들은 스토어명령에 있어서는 오퍼랜드데이터의 독해는 행하여지지 않고, 또한 오퍼랜드데이터의 연산도 행하여지지 않는다고 하는 점에 착안하여 스토어명령의 메모리 격납동작중 버퍼메모리에의 격납동작을 당해 스토어 명령에 선행하는 명령의 명령처리완료를 기다리지 않고 실행시키는 것을 생각하게 되었다.
이 버퍼메모리 격납을 위한 스테이지로서는 스토어명령에 있어서의 빈 스테이지인 오퍼랜드 독해 스테이지를 이용할 수 있다. 이것에 의해서 통상의 파이프라인 제어에서는 스토어명령에 있어서의 버퍼메모리에의 격납동작은 후속하는 명령의 오퍼랜드 독해보다 먼저 행하는 것이 가능하게 되므로, OSC의 발생자체가 회피된다. 따라서, 종래기술과 같은 OSC의 검출회로 및 OSC의 대처제어회로는 불필요해지며, 하드웨어량의 대폭 삭감이 가능하게 된다.
또한, 선행명령의 처리완료전에 버퍼메모리의 정보갱신을 행하는 폐해로서, 선행명령의 실행중에 인터럽트등이 발생하여 스토어명령을 실행하지 않게된 경우에 버퍼메모리의 내용이 명령동작과 모순된다고 하는 사태가 발생한다. 이 폐해는 스토어명령에 있어서의 버퍼메모리 격납에서 스토어명령의 완료까지의 사이에 스토어명령의 파이프라인이 중단된 경우에 이 중단을 검출하고, 버퍼메모리의 정보중 당해 스토어명령에 의해 격납된 정보를 무효화함으로써 시정할 수 있다.
스토어명령 파이프라인 중단의 검출은 인터럽트를 검출하는 기존의 수단에 의해 행할 수 있고, 또 버퍼메모리의 격납정보의 무효화도 버퍼메모리의 당해 격납정보의 유효비트를 리세트하는 등의 기존의 수단에 의해 대처할 수 있다. 따라서, 이들 처리에 의한 하드웨어량의 증가는 발생하지 않는다.
또, 주기억메모리에의 격납동작에 대해서는 종래와 같이 스토어명령이전의 명령이 완료된 스토어명령 파이프라인의 최후의 스테이지에서 처리되기 때문에 스토어명령 파이프라인이 중단되는 경우일지라도 주기억메모리에 대한 상기와 같은 문제는 발생하지 않는다.
이하, 본원 발명의 일실시예를 상세하게 설명한다.
제 3 도에 본원 발명에 의한 데이터처리시스템의 블록도를 나타낸다. 본 실시예에서는 상술한 바와 같이 6개의 스테이지 D, M, A, L, E 및 W로 이루어지는 파이프라인 제어방식을 채용한 시스템을 예로서 설명한다.
제 3 도에서는 파이프라인의 각 스테이지의 흐름에 대응하여 각 블록을 나타내고 있다. 제 3 도의 데이터처리시스템은 명령코드를 격납하는 명령레지스터(1), 명령을 해독하는 디코더스토리지(2), 명령해독결과를 유지하는 디코드데이터레지스터(3), 이 레지스터(3)의 내용에 따라 시스템 전체의 제어를 행하는 제어부(4), 범용 레지스터(5), 논리어드레스를 산출하는 어드레스 연산회로(6), 산출된 논리어드레스가 유지되는 논리어드레스레지스터(7), 논리어드레스를 실어드레스에 대응시키는 TLB(translation lookaside buffer)(8), 실어드레스를 유지하는 실어드레스레지스터(9), 주기억메모리(14), 이 주기억메모리(14)의 일부의 코피를 유지하여 실어드레스레지스터(9)에 의해 지정되는 버퍼메모리(Cache memory)(10), 이 버퍼메모리(10)의 출력을 일시 유지하는 워크레지스트(11), 이 워크레지스터(11) 및 범용레지스터(5)의 양 출력을 연산하는 연산기(12), 이 연산기(12)의 출력을 일시 유지하여 주기억메모리(14)에의 격납에 사용되는 출력레지스터(13), 본원 발명에 의한 스토어명령의 스토어어드레스를 유지하는 스토어어드레스레지스터(15) 및 스토어명령의 스테이지중단을 검출하는 스테이지중단검출수단(16)으로 이루어진다.
이하, 제 3 도의 데이터처리시스템에 있어서의 스토어명령의 파이프라인 처리순서에 대해 설명한다.
먼저, 실행되어야할 스토어명령은 명령레지스터(1)에 독해되고, D스테이지에 있어서 디코더스토리지(2)를 참조함으로써 명령의 종류등을 해독한다. 이 해독한 결과는 디코더데이터레지스터(3)에 격납되고, 그 내용에 따라 제어부(4)에 의해 이후의 스테이지제어가 행하여진다.
다음의 M스테이지에서는 어드레스연산회로(6)에 의해 논리어드레스가 논리어드레스레지스터(7)에서 구해진다. 또한, 다음에 A스테이지에서는 TLB(8)를 참조함으로써 논리어드레스에 대응하는 실어드레스가 실어드레스레지스터(9)에서 구해진다. TLB(8)에서 변환해야할 논리어드레스가 등록되어 있지 않을 경우에는 주지의 어드레스변환수단(도시하지 않음)에 의해 대응하는 실어드레스를 구할 수 있다.
다음의 L스테이지는 통상의 명령이면 실어드레스레지스터(9)에 의해 버퍼메모리(10)를 액세스하여 오퍼랜드데이터를 독해하는 사이클이지만, 스토어명령인 경우에는 제어부(4)의 제어에 의해 실어드레스레지스터(9)가 지정하는 버퍼메모리(10)의 어드레스위치에 범용레지스터(5)로부터 스토어데이터를 격납한다. 동시에, 이 이후의 인터럽트등에 의한 스토어명령 중단시의 처리(후술)에 대비하여, 실어드레스레지스터(9)의 실어드레스를 스토어어드레스레지스터(15)에 격납해 둔다.
후속되는 E스테이지는 명령의 종류에 따라 버퍼메모리(10)로부터 독해한 오퍼랜드데이터를 격납하고 있는 워크레지스터(11)와 범용레지스터(5)의 양 내용의 연산을 연산기(12)가 실행하여 출력레지스터(13)에 출력하는 스테이지이며, 스토어명령인 경우에는 워크레지스터(11)는 사용되지 않으며, 범용레지스터(5)의 값이 연산기(12)를 통과하여 출력레지스터(13)에 격납된다.
마지막 W스테이지는 연산결과의 격납스테이지이며, 출력레지스터(13)의 내용이 주기억메모리(14)에 격납된다.
이상, 제 3 도의 데이터처리시스템에 있어서의 스토어명령의 처리스테이지에 대해 설명하였으며, 이 처리스테이지의 타이밍차트를 제 4 도에 나타낸다. 이 도면으로부터 알 수 있는 바와 같이, 본 실시예에서는 스토어명령에 있어서 빈 스테이지인 L스테이지에 있어서 버퍼메모리(10)에의 격납동작을 행하고 있다. 주기억메모리(14)에의 격납동작은 종래와 같이 W스테이지에서 행하고 있다. 또, E스테이지 및 W스테이지의 사이에서 스토어어드레스레지스터(15)에는 스토어어드레스가 유지되어 있다.
제 1 도에 본원 발명의 채용한 경우의 파이프라인 처리의 형태를 나타낸다. 제 1 도에 있어서, 제 6 도 및 제 2 도의 경우와 마찬가지로 명령 2는 스토어명령이며, 명령 3이 명령 2의 스토어데이터를 오퍼랜드데이터로서 독해하는 명령이라고 한다.
상술한 바와 같이, 스토어명령인 명령 2에서는 그 스테이지 L(W')에서 버퍼메모리(10)에의 데이터 격납이 실행된다. 명령 3의 오퍼랜드데이터 독해스테이지 L는 명령 2의 스테이지 L보다 시간적으로 뒤에 있으므로 명령 3에서는 버퍼메모리(10)로부터 명령 2에 의한 갱신후의 데이터를 오퍼랜드데이터로서 독해할 수 있다. 따라서, 후속명령의 오퍼랜드독해를 지연시킬 필요가 없으므로, 파이프라인 처리에 교란이 생기는 일은 없다.
다음에, 제 5 도의 타이밍차트를 참조하여 스토어명령 처리스테이지중 버퍼메모리 격납 스테이지 W'(즉 본래의 오퍼랜드 독해 스테이지 L) 이후에 이 스토어명령에 선행하는 명령의 처리결과에 의한 인터럽트등에 의해서 스토어명령 처리스테이지의 중단이 발생한 경우에 대해 설명한다.
상술한 바와 같이, 이와 같은 경우에는 스토어명령에 의한 메모리갱신이 실행되어서는 안되는데 버퍼메모리(10)의 갱신이 행하여진다는 사태가 발생한다. 그래서, 본 실시예에서는 다음과 같이 대처한다.
스토어명령의 W'스테이지 이후의 중단은 W'스테이지 종료후와 E스테이지 종료후의 2가지 경우를 생각할 수 있으며, 여기서는 W'스테이지 종료후에 인터럽트 발생에 의해 중단된 경우를 상정한다.
인터럽트가 발생하면 스테이지중단검출수단(16)은 스테이지가 중단되었는 것을 검출하고, 제어부(4)의 제어에 의해 스토어어드레스레지스터(15)에 앞서 격납되어 있는 어드레스에 따라 버퍼메모리(10)의 당해 데이터의 유효비트를 0으로 하는 등에 의해 무효화한다.
이것에 의해서 스토어명령에 의한 버퍼메모리(10)에 격납된 데이터는 무효화된다. 그리고, E스테이지 종료후에 중단된 경우도 동일하게 처리된다.
이상, 본원 발명의 실시예에 대해 설명하였으나, 본원 발명은 이에 한정되는 것은 아니며, 본원 발명의 요지를 일탈하지 않고 여러 가지의 변형, 변경을 행할 수 있다. 예를 들면 파이프라인의 스테이지의 종류 및 수는 상기의 것에 한하지 않는다. 또, 스토어명령에 있어서의 버퍼메모리에의 데이터격납은 L스테이지를 이용하였으나, 후속 명령의 오퍼랜드데이터 독해보다 전의 시점에서 실행된다면 L스테이지이외의 스테이지를 이용하도록 해도 된다.

Claims (12)

  1. 파이프라인제어방식을 채용한 데이터처리시스템으로서, 주기억메모리와, 이 주기억메모리의 일부의 코피를 유지하는 버퍼메모리와, 상기 주기억메모리의 정보를 갱신하는 갱신명령의 명령처리를 할때, 이 갱신명령에 선행하는 명령의 처리완료전에 상기 갱신명령의 명령처리중 상기 버퍼메모리의 정보갱신 동작을 행하도록 제어하는 제어수단을 설치하고, 상기 제어수단은 상기 갱신명령에 의한 상기 주기억메모리의 갱신 동작을 상기 선행하는 명령의 처리완료후에 행하도록 제어하는 것을 특징으로 하는 데이터처리시스템.
  2. 제 1 항에 있어서, 상기 갱신명령에 의한 상기 버퍼메모리의 갱신동작후에 당해 갱신명령의 중단된 경우 이 중단을 검출하는 검출수단과, 이 중단검출수단의 출력에 대응하여 상기 버퍼메모리내의 갱신된 정보를 무효화하는 수단을 설치한 것을 특징으로 하는 데이터처리시스템.
  3. 파이프라인제어방식을 채용한 데이터처리시스템으로서, 주기억메모리와, 이 주기억메모리의 일부의 코피를 유지하는 버퍼메모리와, 상기 주기억메모리의 정보를 갱신하는 갱신명령의 명령처리를 할 때, 이 갱신명령에 후속하는 명령의 오퍼랜드 독해동작전에 상기 갱신명령의 명령처리중 상기 버퍼메모리의 정보 갱신동작을 행하도록 제어하는 제어수단을 설치한 것을 특징으로 하는 데이터처리시스템.
  4. 제 3 항에 있어서, 상기 제어수단은 상기 갱신명령에 의한 상기 주기억메모리의 갱신동작을 상기 선행하는 명령의 처리완료후에 행하도록 제어하는 것을 특징으로 하는 데이터처리시스템.
  5. 제 3 항에 있어서, 상기 갱신명령에 의한 상기 버퍼메모리의 갱신동작후에 당해 갱신명령이 중단된 경우 이 중단을 검출하는 검출수단과, 이 중단검출수단의 출력에 대응하여 상기 버퍼메모리내의 갱신된 정보를 무효화하는 수단을 설치하는 것을 특징으로 하는 데이터처리시스템.
  6. 파이프라인제어방식을 채용한 데이터처리시스템으로서, 주기억메모리와, 이 주기억메모리의 일부의 코피를 유지하는 버퍼메모리와, 상기 주기억메모리의 정보를 갱신하는 갱신명령의 명령처리를 할 때, 이 갱신명령에 선행하는 명령의 처리완료전에 또한 상기 갱신명령에 후속하는 명령의 오퍼랜드 독해동작전에 상기 갱신명령의 명령처리중 상기 버퍼메모리의 정보갱신 동작을 행하도록 제어하는 제어수단을 설치한 것을 특징으로 하는 데이터처리시스템.
  7. 제 6 항에 있어서, 상기 제어수단은 상기 갱신명령에 의한 상기 주기억메모리의 갱신동작을 상기 선행하는 명령의 처리완료후에 행하도록 제어하는 것을 특징으로 하는 데이터처리시스템.
  8. 제 6 항에 있어서, 상기 갱신명령에 의한 상기 버퍼메모리의 갱신동작후에 당해 갱신명령이 중단된 경우 이 중단을 검출하는 검출수단과, 이 중단검출수단의 출력에 대응하여 상기 버퍼메모리내의 갱신된 정보를 무효화하는 수단을 설치한 것을 특징으로 하는 데이터처리시스템.
  9. 파이프라인제어방식을 채용한 데이터처리시스템으로서, 주기억메모리와, 이 주기억메모리의 일부의 코피를 유지하는 버퍼메모리와, 상기 주기억메모리에 데이터를 격납하는 스토어명령의 명령처리를 할때, 파이프라인제어의 복수의 스테이지중 오퍼랜드데이터의 독해스테이지에서 상기 버퍼메모리에의 데이터의 격납동작을 행하도록 제어하는 제어수단을 설치한 것을 특징으로 하는 데이터처리시스템.
  10. 제 9 항에 있어서, 상기 제어수단은 상기 주기억메모리에의 데이터의 격납동작을 상기 파이프라인제어의 복수의 스테이지중 최종 스테이지에서 행하도록 제어하는 것을 특징으로 하는 데이터처리시스템.
  11. 제 9 항에 있어서, 상기 스토어명령에 의한 상기 버퍼메모리의 데이터 격납동작후에 당해 스토어명령이 중단된 경우 이 중단을 검출하는 검출수단과, 이 중단검출수단의 출력에 대응하여 상기 버퍼메모리내의 격납된 데이터를 무효화하는 수단을 설치한 것을 특징으로 하는 데이터처리시스템.
  12. 파이프라인제어방식을 채용한 데이터처리시스템으로서, 주기억메모리와, 이 주기억메모리의 일부의 코피를 유지하는 버퍼메모리와, 상기 주기억메모리의 정보를 갱신하는 갱신명령의 명령처리를 할 때, 이 갱신명령에 선행하는 명령의 처리완료전에 상기 갱신명령의 명령처리중 상기 버퍼메모리의 정보갱신 동작을 행하도록 제어하는 제어수단과, 갱신명령에 선행하는 명령의 처리결과를 일시 격납하는 범용 레지스터를 설치하고, 상기 제어수단은 갱신명령에 선행하는 명령의 처리완료전에 상기 범용 레지스터로부터 버퍼메모리에의 정보갱신 동작을 행하도록 제어하는 것을 특징으로 하는 데이터처리시스템.
KR1019890011221A 1988-08-10 1989-08-07 데이터처리시스템 KR950000088B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP63199359A JP2783285B2 (ja) 1988-08-10 1988-08-10 情報処理装置
JP88-199359 1988-08-10

Publications (2)

Publication Number Publication Date
KR900003744A KR900003744A (ko) 1990-03-27
KR950000088B1 true KR950000088B1 (ko) 1995-01-09

Family

ID=16406451

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019890011221A KR950000088B1 (ko) 1988-08-10 1989-08-07 데이터처리시스템

Country Status (2)

Country Link
JP (1) JP2783285B2 (ko)
KR (1) KR950000088B1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6807624B1 (en) 1998-12-17 2004-10-19 Fujitsu Limited Instruction control device and method therefor
US8122193B2 (en) 2004-12-21 2012-02-21 Samsung Electronics Co., Ltd. Storage device and user device including the same
KR100578143B1 (ko) * 2004-12-21 2006-05-10 삼성전자주식회사 버퍼 메모리에 저장된 데이터를 무효화시키는 스킴을 갖는저장 시스템 및 그것을 포함한 컴퓨팅 시스템

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0810430B2 (ja) * 1986-11-28 1996-01-31 株式会社日立製作所 情報処理装置

Also Published As

Publication number Publication date
JPH0248733A (ja) 1990-02-19
JP2783285B2 (ja) 1998-08-06
KR900003744A (ko) 1990-03-27

Similar Documents

Publication Publication Date Title
EP0380846B1 (en) Apparatus for resolving a variable number of potential memory access conflicts in a pipeline computer system and method therefor
US5003462A (en) Apparatus and method for implementing precise interrupts on a pipelined processor with multiple functional units with separate address translation interrupt means
US4476525A (en) Pipeline-controlled data processing system capable of performing a plurality of instructions simultaneously
US4775927A (en) Processor including fetch operation for branch instruction with control tag
US5297281A (en) Multiple sequence processor system
JPH0242569A (ja) ベクター処理システムに用いる文脈スイッチング方法及び装置
JPS6215896B2 (ko)
US5761467A (en) System for committing execution results when branch conditions coincide with predetermined commit conditions specified in the instruction field
US5146570A (en) System executing branch-with-execute instruction resulting in next successive instruction being execute while specified target instruction is prefetched for following execution
US5594884A (en) Cache memory system having a plurality of ports
KR930003124B1 (ko) 파이프라인방식의 분기명령제어장치
JPS59231652A (ja) メモリアクセス・オ−バラツプ検出方式
EP0240606B1 (en) Pipe-line processing system and microprocessor using the system
KR950000088B1 (ko) 데이터처리시스템
US5421026A (en) Data processor for processing instruction after conditional branch instruction at high speed
JPS6051947A (ja) 仮想記憶計算機における命令先取方式
JP2894438B2 (ja) パイプライン処理装置
JP3476314B2 (ja) マイクロプロセッサ
JPH07191911A (ja) アドレス変換装置及びマイクロプロセッサ算出方法
JP2504570B2 (ja) 記憶領域の書き込み検査処理方法
JPS5991554A (ja) 分岐方向予測を行なう命令先取り装置
JPS6310451B2 (ko)
JPS6047618B2 (ja) 情報処理装置
JPS63231627A (ja) 先行制御方式
JPH01263830A (ja) 情報処理装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application
J2X1 Appeal (before the patent court)

Free format text: APPEAL AGAINST DECISION TO DECLINE REFUSAL

G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20030107

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee