KR100300875B1

KR100300875B1 - 캐쉬 미스 시 처리 방법

Info

Publication number: KR100300875B1
Application number: KR1019980061049A
Authority: KR
Inventors: 배종홍; 이종오
Original assignee: 박종섭; 주식회사 하이닉스반도체
Priority date: 1998-12-30
Filing date: 1998-12-30
Publication date: 2001-09-06
Also published as: KR20000044550A

Abstract

본 발명은 파이프라인 방식의 MPU/MCU에서 캐쉬 미스 시의 명령어 처리 사이클 수를 줄이고, 불필요한 데이터 억세스 충돌을 제거하는 캐쉬 미스 시 처리 방법을 제공하기 위한 것으로, 이를 위해 본 발명은 다수의 스테이지를 가진 파이프라인된 마이크로프로세서 및 마이크로컨트롤러의 캐쉬 미스 처리 방법에 있어서, 명령어를 페치하는 제1 스테이지와 외부의 메모리로부터 데이터를 억세스하는 제2 스테이지가 동일 사이클에서 수행되지 않을 때 상기 제1 스테이지에서 캐쉬 히트 및 미스 여부에 관계없이 무조건 캐쉬 미스 시 필요한 외부 어드레스를 생성하는 제1 캐쉬 미스 사이클을 함께 수행하고, 상기 제1 스테이지와 상기 제2 스테이지가 동일 사이클에서 수행될 때 상기 제1 스테이지에서 상기 제1 캐쉬 미스 사이클을 수행하지 않고 해당 명령어만을 페치한다.

Description

캐쉬 미스 시 처리 방법

본 발명은 마이크로컨트롤러 혹은 마이크로프로세서에 관한 것으로서, 특히 캐쉬 억세스 시 미스가 발생한 경우에 대한 처리 사이클 수를 줄이는 캐쉬 미스 시 처리 방법에 관한 것이다.

최근 프로세서(processor)의 성능 향상을 위해 마이크로컨트롤러(microcontroller, 이하 MCU) 혹은 마이크로프로세서(microprocessor, 이하 MPU) 설계 시 파이프라인(pipeline) 기법을 많이 채용하고 있다. 파이프라인 방식은 명령어 처리 과정을 다수 개의 스테이지(stage)로 나누고, 한 사이클동안 다수 개 명령어의 각기 다른 스테이지를 병렬 처리함으로써 사이클 당 정보처리량을 극대화하는 기법이다.

도 1은 종래 기술의 일실시예로 5-스테이지 파이프라인 처리 과정을 도시한 도면이다.

IF(instruction fetch) 스테이지는 명령어를 페치(fetch)하는 단계이다. 이때, 페치하려는 명령어가 명령어 캐쉬(instruction cache)에 존재하면 캐쉬 히트(cache hit)가 발생하고, 명령어가 존재하지 않으면 캐쉬 미스(cache miss)가 발생한다.

RD(Read and Decode) 스테이지는 명령어를 디코딩한 후 명령어 처리를 위한 오퍼랜드(operand)를 페치하는 단계이다.

EXE(execution) 스테이지는 오퍼랜드를 실제적으로 처리하는 단계이다.

MEM(memory) 스테이지는 메모리 오퍼레이션(operation)이 필요한 경우 즉, 로드 명령어(Load instruction) 혹은 스토어 명령어(store instruction)가 수행되는 경우 EXE 스테이지에서 구해진 로드 혹은 스토어할 어드레스로 해당 메모리를 읽어오는 단계이다.

WB(write back) 스테이지는 처리된 데이터를 레지스터 파일에 라이트(write)하는 단계이다.

도 2는 종래의 명령어 캐쉬를 포함한 프로세서의 파이프라인 처리 과정을 도시한 것이다.

먼저, 제1 명령어의 처리과정을 살펴보면, 제1 명령어가 명령어 캐쉬 내에 존재하여 캐쉬 히트가 발생되는 경우로서 IF 스테이지에서 해당 명령어를 페치한 후 다음 RD 스테이지로 넘어간다. 다음으로, 제1 명령어와 파이프라인 방식으로 수행되는 제2 명령어의 처리과정을 살펴보면, 제2 명령어가 명령어 캐쉬 내에 존재하지 않아 IF 스테이지에서 캐쉬 미스가 발생되는 경우로서 파이프라인을 잠시 멈추고(stall) 제2 명령어를 외부(예를 들어, 메인 메모리)에서 페치해서 내부로 가져오는 과정인 캐쉬 미스 처리 과정(CM1 스테이지 및 CM2 스테이지)을 추가로 수행한다. 이때, 제2 명령어와 파이프라인되어 처리되던 제1 명령어의 수행은 캐쉬 미스 처리 과정 동안 스톨(stall)된다. 캐쉬 미스 처리 과정 동안의 명령어 사이클 손실을 파이프라인 스톨이라고 하며, 도 2는 일실시예로 파이프라인 스톨이 "2"인 경우이다.

따라서, 종래의 파이프라인 처리 과정은 전술하였듯이 명령어 캐쉬에서 캐쉬 미스가 발생하였을 경우 캐쉬 미스 처리 과정 내내(도 2의 경우는 2사이클 동안) 파이프라인을 스톨시킴으로써 많은 사이클이 손실되는 문제점이 발생한다.

이러한 캐쉬 미스 시의 명령어 처리 과정에서 필요한 사이클 수를 줄이기 위해 제안된 또다른 종래의 파이프라인 처리 과정이 도 3에 도시되어 있다.

도 3은 종래의 명령어 캐쉬를 포함한 프로세서의 다른 일실시 파이프라인 처리 과정을 도시한 것이다.

명령어 캐쉬의 미스 처리 과정은 해당하는 명령어의 외부 어드레스를 생성한 후, 해당하는 명령어의 페치 등의 과정으로 이루어진다. 이때, 외부 어드레스 생성 등의 과정은 MPU/MCU의 내부 상태 변화에 직접적인 영향을 미치지 못하는 점에 착안하여, 종래의 IF 스테이지로부터 명령어 캐쉬의 히트/미스 여부에 상관없이 무조건적으로 외부 어드레스를 생성하는 IF/CM1스테이지를 새롭게 정의한다. 즉, IF/CM1에서 종래의 IF 스테이지에서 수행하던 명령어 페치 수행과 함께 무조건적으로 첫번째 캐쉬 미스 사이클을 수행하게 한다. 도면에 도시한 바와 같이, 먼저 제1 명령어의 처리과정을 살펴보면, 제1 명령어가 명령어 캐쉬 내에 존재하여 캐쉬 히트가 발생되는 경우로서 IF/CM1 스테이지에서 해당 명령어를 페치한 후 첫 번째 캐쉬 미스 사이클을 수행(캐쉬 히트임에도 불구하고)하고, 캐쉬 히트이므로 첫 번째 캐쉬 미스 사이클 처리 동작은 무시하고 다음 RD 스테이지로 넘어간다. 다음으로, 제1 명령어와 파이프라인 방식으로 수행되는 제2 명령어의 처리과정을 살펴보면, 제2 명령어가 명령어 캐쉬 내에 존재하지 않아 캐쉬 미스가 발생되는 경우로서 IF/CM1 스테이지에서 외부 어드레스 생성하는 첫 번째 캐쉬 미스 사이클을 수행하고, 파이프라인을 잠시 멈추고(stall) IF/CM1 스테이지에서 생성된 외부 어드레스로 두 번째 캐쉬 미스 처리 사이클(CM2 스테이지)을 수행한다. 상기와 같은 방법으로, 전술한 종래의 캐쉬 미스 처리에 필요한 2사이클의 파이프라인 스톨을 도 3에 도시된 바와 같이 1사이클로 줄일 수 있다.

그러나, 이와 같이 이루어지는 캐쉬 미스 시의 명령어 처리 과정에서 필요한 사이클 수를 줄이기 위한 프로세서의 파이프라인 처리 과정은, 프로세서가 명령어 버스와 데이터 버스를 공유하는 경우에 IF/CM1 스테이지와 같은 사이클에서 수행되는 MEM 스테이지(제4 명령어의 IF/CM1 스테이지와 동일 사이클에서 수행되는 제1 명령어의 MEM 스테이지 또는 제5 명령어의 IF/CM1 스테이지와 동일 사이클에서 수행되는 제2 명령어의 MEM 스테이지)에서 해당 메모리의 데이터를 억세스하게 되면 버스 충돌이 항상 발생하게 되는 또다른 문제점이 생긴다.

본 발명은 상기 문제점을 해결하기 위하여 안출된 것으로써, 파이프라인 방식의 MPU/MCU에서 캐쉬 미스 시의 명령어 처리 사이클 수를 줄이고, 불필요한 데이터 억세스 충돌을 제거하는 캐쉬 미스 시 처리 방법을 제공하고자 한다.

도 1은 종래의 5-스테이지 파이프라인 처리 과정을 도시한 개념도.

도 2는 종래의 명령어 캐쉬를 포함한 프로세서의 파이프라인 처리 과정을 도시한 개념도.

도 3은 종래의 명령어 캐쉬를 포함한 프로세서의 또다른 일실시 파이프라인 처리 과정을 도시한 개념도.

도 4는 본 발명의 일실시예로, 명령어 캐쉬를 포함한 프로세서의 파이프라인 처리 과정을 도시한 개념도.

상기 목적을 달성하기 위한 본 발명은 다수의 스테이지를 가진 파이프라인된 마이크로프로세서 및 마이크로컨트롤러의 캐쉬 미스 처리 방법에 있어서, 명령어를 페치하는 제1 스테이지와 외부의 메모리로부터 데이터를 억세스하는 제2 스테이지가 동일 사이클에서 수행되지 않을 때 상기 제1 스테이지에서 캐쉬 히트 및 미스 여부에 관계없이 무조건 캐쉬 미스 시 필요한 외부 어드레스를 생성하는 제1 캐쉬 미스 사이클을 함께 수행하고, 상기 제1 스테이지와 상기 제2 스테이지가 동일 사이클에서 수행될 때 상기 제1 스테이지에서 상기 제1 캐쉬 미스 사이클을 수행하지 않고 해당 명령어만을 페치하는 캐쉬 미스 처리 방법을 포함하여 이루어진다.

이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부된 도면을 참조하여 설명하기로 한다.

도 4는 본 발명의 일실시예로, 명령어 캐쉬를 포함한 프로세서의 파이프라인 처리 과정을 도시한 개념도이다.

명령어 캐쉬의 히트/미스 여부에 상관없이 무조건적으로 외부 어드레스를 생성하는 IF/CM1 스테이지로부터 1번째 명령어 캐쉬 미스 사이클을 수행하지 않는 IF 스테이지를 새롭게 정의한다. 즉, IF 스테이지에서 캐쉬 미스일 경우에 캐쉬 미스 사이클을 진행하고, 아니면 다음 명령어에 해당하는 IF/CM1 또는 IF 스테이지를 수행하게 한다.

해당 명령어의 처리 과정에서 이루어지는 IF 스테이지 및 IF/CM1 스테이지의 선택은 동일 사이클에서 수행되는 MEM 스테이지에서 해당 메모리의 데이터를 억세스하느냐 억세스하지 않느냐에 달려 있다. 동일 사이클의 MEM 스테이지에서 해당 메모리의 데이터를 억세스하는 경우를 알리는 Mem_acc 신호에 응답하여, Mem_acc 신호가 인에이블되었을 때는 IF 스테이지를, Mem_acc 신호가 디스에이블되었을 때는 IF/CM1 스테이지를 각각 선택하여 수행하게 된다.

도면에 도시한 바와 같이, 먼저 제1 명령어의 처리과정을 살펴보면, 제1 명령어가 명령어 캐쉬 내에 존재하여 캐쉬 히트가 발생되는 경우로서 IF/CM1 스테이지에서 해당 명령어를 페치한 후 첫 번째 캐쉬 미스 사이클을 수행(캐쉬 히트임에도 불구하고)하고, 캐쉬 히트이므로 첫 번째 캐쉬 미스 사이클 처리 동작은 무시하고 다음 RD 스테이지로 넘어간다. 계속해서, 사이클이 진행되어 EXE 스테이지의 다음 스테이지인 MEM 스테이지에서 Mem_acc 신호가 인에이블되어 데이터 억세스 동작이 일어나게 되는데, 따라서 제1 명령어의 MEM 스테이지와 동일 사이클에서 수행되는 제4 명령어의 명령어 페치 스테이지는 IF 스테이지와 IF/CM1 스테이지 중 IF 스테이지가 선택되어 수행됨으로써 데이터 억세스 시의 버스 충돌을 피할 수 있다.

다음으로, 제1 명령어와 파이프라인 방식으로 수행되는 제2 명령어의 처리과정을 살펴보면, 제2 명령어가 명령어 캐쉬 내에 존재하지 않아 캐쉬 미스가 발생되는 경우로서 IF/CM1 스테이지에서 외부 어드레스 생성하는 첫 번째 캐쉬 미스 사이클을 수행하고, 파이프라인을 잠시 멈추고(stall) IF/CM1 스테이지에서 생성된 외부 어드레스로 두 번째 캐쉬 미스 처리 사이클(CM2 스테이지)을 수행한다. 계속해서, 사이클이 진행되어 제1 명령어와 동일하게 EXE 스테이지의 다음 스테이지인 MEM 스테이지에서 Mem_acc 신호가 인에이블되어 데이터 억세스 동작이 일어나게 되며, 그에 따라 제2 명령어의 MEM 스테이지와 동일 사이클에서 수행되는 제5 명령어의 명령어 페치 스테이지는 IF 스테이지와 IF/CM1 스테이지 중 IF 스테이지가 선택되어 수행됨으로써 데이터 억세스 시의 버스 충돌을 피할 수 있다.

본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.

상기와 같이 이루어지는 본 발명은, 명령어 페치 스테이지를 명령어 페치 수행과 함께 무조건적으로 첫번째 캐쉬 미스 사이클을 수행하는 IF/CM1 스테이지와 1번째 명령어 캐쉬 미스 사이클을 수행하지 않는 IF 스테이지로 나누고, 동일 사이클에서 수행되는 MEM 스테이지의 데이터 억세스 여부에 따라 IF/CM1 스테이지와 IF 스테이지 중 하나를 선택하여 수행하도록 함으로써, 동일 사이클의 MEM 스테이지에서 데이터 억세스가 이루어지는 경우에 한해 IF 스테이지를 수행하여 버스 상의 데이터 충돌을 최소화하는 동시에 캐쉬 미스 시 처리 사이클을 줄일 수 있는 효과가 있다.

Claims

다수의 스테이지를 가진 파이프라인된 마이크로프로세서 및 마이크로컨트롤러의 캐쉬 미스 처리 방법에 있어서,

명령어를 페치하는 제1 스테이지와 외부의 메모리로부터 데이터를 억세스하는 제2 스테이지가 동일 사이클에서 수행되지 않을 때 상기 제1 스테이지에서 캐쉬 히트 및 미스 여부에 관계없이 무조건 캐쉬 미스 시 필요한 외부 어드레스를 생성하는 제1 캐쉬 미스 사이클을 함께 수행하고,

상기 제1 스테이지와 상기 제2 스테이지가 동일 사이클에서 수행될 때 상기 제1 스테이지에서 상기 제1 캐쉬 미스 사이클을 수행하지 않고 해당 명령어만을 페치하는 캐쉬 미스 처리 방법.
제 1 항에 있어서,

상기 제1 스테이지와 상기 제2 스테이지가 동일 사이클에서 수행되지 않을 때, 상기 제1 스테이지에서 캐쉬 히트가 발생되는 경우 수행된 상기 제1 캐쉬 미스 사이클 동작을 무시하고, 파이프라인된 상기 제1 스테이지의 다음 스테이지로 넘어가는 것을 특징으로 하는 캐쉬 미스 처리 방법.
제 1 항에 있어서,

상기 제1 스테이지와 상기 제2 스테이지가 동일 사이클에서 수행되지 않을 때, 상기 제1 스테이지에서 캐쉬 미스가 발생되는 경우 상기 외부 어드레스에 의해 제2 캐쉬 미스 처리 사이클을 연속적으로 수행하는 스테이지를 더 포함하여 이루어지는 캐쉬 미스 처리 방법.
제 1 항에 있어서,

상기 제1 스테이지와 상기 제2 스테이지가 동일 사이클에서 수행될 때, 상기 제1 스테이지에서 캐쉬 히트가 발생되는 경우 파이프라인된 상기 제1 스테이지의 다음 스테이지로 넘어가는 것을 특징으로 하는 캐쉬 미스 처리 방법.
제 1 항에 있어서,

상기 제1 스테이지와 상기 제2 스테이지가 동일 사이클에서 수행될 때, 상기 제1 스테이지에서 캐쉬 미스가 발생되는 경우 파이프라인을 스톨한 후 해당 명령어를 외부로부터 페치하여 가져오는 다수의 캐쉬 미스 처리 사이클을 연속적으로 수행하는 스테이지를 더 포함하여 이루어지는 캐쉬 미스 처리 방법.