JP5129023B2 - キャッシュメモリ装置 - Google Patents
キャッシュメモリ装置 Download PDFInfo
- Publication number
- JP5129023B2 JP5129023B2 JP2008137005A JP2008137005A JP5129023B2 JP 5129023 B2 JP5129023 B2 JP 5129023B2 JP 2008137005 A JP2008137005 A JP 2008137005A JP 2008137005 A JP2008137005 A JP 2008137005A JP 5129023 B2 JP5129023 B2 JP 5129023B2
- Authority
- JP
- Japan
- Prior art keywords
- entry
- address
- invalidated
- invalidation
- line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
- G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
- G06F12/0891—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches using clearing, invalidating or resetting means
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Memory System Of A Hierarchy Structure (AREA)
Description
無効化したい領域のデータが入っているかについて、順次、タグアクセスを行って、ヒット/ミスをチェックする。ヒットした場合はそのエントリを無効化する。この方法Aでは、無効化したい領域がPラインあるとし、無効化チェックにMサイクル掛かるとすると、P×Mサイクルの時間が必要となる。
すべてのキャッシュエントリのタグをチェックし、無効化したい領域のデータがキャッシュに格納されていた場合は、そのエントリを無効化する。この方法Bでは、1つのエントリのチェックにNサイクル掛かるとすると、エントリ数×Nサイクルの時間が掛かることになる。
本体メモリに記憶されたデータを一時的に記憶するキャッシュメモリ装置であって、
前記本体メモリに記憶された前記データを一時的に記憶するデータメモリと、前記データの前記本体メモリにおけるアドレスであるタグアドレスを記憶するタグメモリと、有効ビットを記憶するフラグメモリと、を含むラインを複数個含むエントリを有するキャッシュメモリ回路と、
前記本体メモリのうち無効化される予定の無効化予定領域のアドレスである無効化予定アドレス範囲を記憶するとともに、無効化予定の前記エントリの前記ラインのエントリアドレスを記憶するアドレス監視設定レジスタと、
前記タグアドレスと、前記アドレス監視設定レジスタに記憶された前記無効化予定アドレス範囲とを比較し、前記タグアドレスが前記無効化予定アドレス範囲に含まれる場合には、前記無効化予定アドレス範囲に含まれる前記タグアドレスを記憶する前記タグメモリに対応する前記ラインのエントリアドレスである無効化予定エントリアドレスを前記アドレス監視設定レジスタに記憶させるアドレス判定回路と、を備え、
前記無効化予定エントリアドレスの前記エントリの前記ラインに対応する前記フラグメモリの前記有効ビットを、前記無効化予定エントリアドレスの前記エントリの前記ラインを無効化する旨を示すように、書き換えることにより、前記無効化予定エントリアドレスの前記エントリの前記ラインを無効化する
ことを特徴とする。
1a フラグメモリ
1b タグメモリ
1c データメモリ
2 アドレス監視設定レジスタ
2a 無効化予定情報メモリ
2b 設定ビット
2c 開始アドレス
2d 終了アドレス
22d サイズ
3 アドレス判定回路
4 無効化回路
100、100a キャッシュメモリ装置
200 本体メモリ
300 プロセッサ
Claims (5)
- 本体メモリに記憶されたデータを一時的に記憶するキャッシュメモリ装置であって、
前記本体メモリに記憶された前記データを一時的に記憶するデータメモリと、前記データの前記本体メモリにおけるアドレスであるタグアドレスを記憶するタグメモリと、有効ビットを記憶するフラグメモリと、を含むラインを複数個含むエントリを有するキャッシュメモリ回路と、
前記本体メモリのうち無効化される予定の無効化予定領域のアドレスである無効化予定アドレス範囲を記憶するとともに、無効化予定の前記エントリの前記ラインのエントリアドレスを記憶するアドレス監視設定レジスタと、
前記タグアドレスと、前記アドレス監視設定レジスタに記憶された前記無効化予定アドレス範囲とを比較し、前記タグアドレスが前記無効化予定アドレス範囲に含まれる場合には、前記無効化予定アドレス範囲に含まれる前記タグアドレスを記憶する前記タグメモリに対応する前記ラインのエントリアドレスである無効化予定エントリアドレスを前記アドレス監視設定レジスタに記憶させるアドレス判定回路と、を備え、
前記無効化予定エントリアドレスの前記エントリの前記ラインに対応する前記フラグメモリの前記有効ビットを、前記無効化予定エントリアドレスの前記エントリの前記ラインを無効化する旨を示すように、書き換えることにより、前記無効化予定エントリアドレスの前記エントリの前記ラインを無効化する
ことを特徴とするキャッシュメモリ装置。 - 前記フラグメモリは、フリップフロップであることを特徴とする請求項1に記載のキャッシュメモリ装置。
- 前記エントリの無効化を指示する指令が入力される無効化回路を、さらに備え、
前記無効化回路は、
前記指令が入力された場合、前記アドレス監視設定レジスタに記憶された前記無効化予定エントリアドレスに基づいて、前記無効化予定エントリアドレスの前記エントリの前記ラインに対応する前記フラグメモリの前記有効ビットを、前記無効化予定エントリアドレスの前記エントリの前記ラインを無効化する旨を示すように、書き換えることにより、前記無効化予定エントリアドレスの前記エントリの前記ラインを無効化する
ことを特徴とする請求項1または2に記載のキャッシュメモリ装置。 - プロセッサが、前記アドレス監視設定レジスタに記憶された前記無効化予定エントリアドレスに基づいて、前記無効化予定エントリアドレスの前記エントリの前記ラインに対応する前記フラグメモリの前記有効ビットを、前記無効化予定エントリアドレスの前記エントリの前記ラインを無効化する旨を示すように、書き換えることにより、前記無効化予定エントリアドレスの前記エントリの前記ラインを無効化する
ことを特徴とする請求項1または2に記載のキャッシュメモリ装置。 - 前記無効化予定アドレス範囲は、前記本体メモリのうち無効化される予定の無効化予定領域の開始アドレスと終了アドレスにより特定される
ことを特徴とする請求項1ないし4の何れかに記載のキャッシュメモリ装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008137005A JP5129023B2 (ja) | 2008-05-26 | 2008-05-26 | キャッシュメモリ装置 |
US12/390,599 US20090292857A1 (en) | 2008-05-26 | 2009-02-23 | Cache memory unit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008137005A JP5129023B2 (ja) | 2008-05-26 | 2008-05-26 | キャッシュメモリ装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009282920A JP2009282920A (ja) | 2009-12-03 |
JP5129023B2 true JP5129023B2 (ja) | 2013-01-23 |
Family
ID=41342914
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008137005A Expired - Fee Related JP5129023B2 (ja) | 2008-05-26 | 2008-05-26 | キャッシュメモリ装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US20090292857A1 (ja) |
JP (1) | JP5129023B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9740613B2 (en) | 2013-09-20 | 2017-08-22 | Kabushiki Kaisha Toshiba | Cache memory system and processor system |
US10360151B2 (en) | 2015-09-16 | 2019-07-23 | Kabushiki Kaisha Toshiba | Cache memory system including first cache memory and second cache memory having multiple regions with different access speed and processor system |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10509725B2 (en) | 2013-03-08 | 2019-12-17 | Oracle International Corporation | Flushing by copying entries in a non-coherent cache to main memory |
US20140258635A1 (en) * | 2013-03-08 | 2014-09-11 | Oracle International Corporation | Invalidating entries in a non-coherent cache |
US10846230B2 (en) * | 2016-12-12 | 2020-11-24 | Intel Corporation | Methods and systems for invalidating memory ranges in fabric-based architectures |
US11868204B1 (en) * | 2021-12-10 | 2024-01-09 | Amazon Technologies, Inc. | Cache memory error analysis and management thereof |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS57195375A (en) * | 1981-05-27 | 1982-12-01 | Mitsubishi Electric Corp | Channel controller |
JPH077356B2 (ja) * | 1989-05-19 | 1995-01-30 | 株式会社東芝 | パイプライン方式のマイクロプロセッサ |
JP2641319B2 (ja) * | 1990-08-20 | 1997-08-13 | 日本電気株式会社 | アドレス変換バッファクリア方式 |
JPH06139149A (ja) * | 1992-10-29 | 1994-05-20 | Mitsubishi Electric Corp | 多重仮想空間制御装置 |
JPH07105091A (ja) * | 1993-10-01 | 1995-04-21 | Hitachi Ltd | キャッシュの制御装置および制御方法 |
JPH08185358A (ja) * | 1994-12-28 | 1996-07-16 | Fujitsu Ltd | マイクロプロセッサ |
JP3176255B2 (ja) * | 1995-06-09 | 2001-06-11 | 日本電気株式会社 | キャッシュメモリ装置 |
US5809280A (en) * | 1995-10-13 | 1998-09-15 | Compaq Computer Corporation | Adaptive ahead FIFO with LRU replacement |
JP2003044358A (ja) * | 2001-07-31 | 2003-02-14 | Mitsubishi Electric Corp | キャッシュメモリ制御装置 |
JP2004038422A (ja) * | 2002-07-02 | 2004-02-05 | Matsushita Electric Ind Co Ltd | 半導体装置 |
JP2004102825A (ja) * | 2002-09-11 | 2004-04-02 | Renesas Technology Corp | キャッシュメモリ制御装置 |
-
2008
- 2008-05-26 JP JP2008137005A patent/JP5129023B2/ja not_active Expired - Fee Related
-
2009
- 2009-02-23 US US12/390,599 patent/US20090292857A1/en not_active Abandoned
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9740613B2 (en) | 2013-09-20 | 2017-08-22 | Kabushiki Kaisha Toshiba | Cache memory system and processor system |
US10360151B2 (en) | 2015-09-16 | 2019-07-23 | Kabushiki Kaisha Toshiba | Cache memory system including first cache memory and second cache memory having multiple regions with different access speed and processor system |
Also Published As
Publication number | Publication date |
---|---|
JP2009282920A (ja) | 2009-12-03 |
US20090292857A1 (en) | 2009-11-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10019369B2 (en) | Apparatuses and methods for pre-fetching and write-back for a segmented cache memory | |
US7290081B2 (en) | Apparatus and method for implementing a ROM patch using a lockable cache | |
KR102421311B1 (ko) | 태그 매칭 명령에 응답하는 저장회로 | |
CN109952567B (zh) | 用于旁通高级dram存储器控制器的内部高速缓存的方法和装置 | |
JP5030796B2 (ja) | データ転送中にキャッシュへのアクセスを制限するシステムおよびその方法 | |
US8117395B1 (en) | Multi-stage pipeline for cache access | |
CN105144120B (zh) | 基于存储器地址将来自高速缓存行的数据存储到主存储器 | |
US10719448B2 (en) | Cache devices with configurable access policies and control methods thereof | |
JP5129023B2 (ja) | キャッシュメモリ装置 | |
JP5536655B2 (ja) | キャッシュメモリ、メモリシステム及びデータコピー方法 | |
JP2007048296A (ja) | 複数のアドレス・キャッシュ・エントリーを無効にする方法、装置およびシステム | |
CN111201518A (zh) | 用于管理能力元数据的设备和方法 | |
KR100505695B1 (ko) | 동적으로 할당 또는 해제되는 버퍼를 가지는 캐쉬 메모리장치, 이를 구비한 디지털 데이터 처리 시스템 및 그 방법 | |
JP2004151962A (ja) | キャッシュメモリ、プロセッサ及びキャッシュ制御方法 | |
US6976130B2 (en) | Cache controller unit architecture and applied method | |
KR101502827B1 (ko) | 컴퓨터 시스템에서의 캐시 무효화 방법 | |
JP4037806B2 (ja) | キャッシュメモリ装置 | |
CN103810116A (zh) | 用于嵌入式系统的指令存储装置 | |
CN103810117A (zh) | 处理器用指令存储系统 | |
JP4765249B2 (ja) | 情報処理装置およびキャッシュメモリ制御方法 | |
JP2003058420A (ja) | Nand型フラッシュメモリからのデータ読み出し方法 | |
CN116955224A (zh) | 一种eeprom存储器中存储数据的方法 | |
JP2019164491A (ja) | 情報処理装置及びキャッシュ制御装置 | |
CN117882056A (zh) | 信息处理设备和信息处理方法 | |
CN103810122A (zh) | 用于嵌入式系统的高速缓存器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100804 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120920 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20121005 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20121101 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151109 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |