KR101502827B1 - 컴퓨터 시스템에서의 캐시 무효화 방법 - Google Patents

컴퓨터 시스템에서의 캐시 무효화 방법 Download PDF

Info

Publication number
KR101502827B1
KR101502827B1 KR20140032746A KR20140032746A KR101502827B1 KR 101502827 B1 KR101502827 B1 KR 101502827B1 KR 20140032746 A KR20140032746 A KR 20140032746A KR 20140032746 A KR20140032746 A KR 20140032746A KR 101502827 B1 KR101502827 B1 KR 101502827B1
Authority
KR
South Korea
Prior art keywords
cache
invalidation
tag
hit
memory
Prior art date
Application number
KR20140032746A
Other languages
English (en)
Inventor
이광호
차영호
금수현
조창선
김관영
Original Assignee
주식회사 에이디칩스
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 에이디칩스 filed Critical 주식회사 에이디칩스
Priority to KR20140032746A priority Critical patent/KR101502827B1/ko
Priority to US14/261,149 priority patent/US20150269077A1/en
Application granted granted Critical
Publication of KR101502827B1 publication Critical patent/KR101502827B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0891—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches using clearing, invalidating or resetting means
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0804—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches with main memory updating
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/10—Providing a specific technical effect
    • G06F2212/1016—Performance improvement

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Memory System Of A Hierarchy Structure (AREA)

Abstract

본 발명은 캐시 무효화 방법에 관한 것으로서, 본 발명은 CPU(central processing unit), 메모리, 캐시(cache)를 포함하는 컴퓨터 시스템에서의 캐시 무효화(Cache invalidation) 방법에 있어서, 캐시 무효화(Cache invalidation)가 시작되면, 범위 모드(Range mode)인지 여부를 확인하는 단계, 범위 모드이면, 무효화와 관련된 내부 카운트를 초기화하는 단계, 캐시 엔트리(Cache entry)에 접근하는 단계, 상기 캐시 엔트리에 접근하여 태그(tag)가 히트(hit)에 매치(match)되는지 여부를 확인하는 단계, 상기 태그가 히트에 매치되면, 더티(dirty) 여부를 확인하는 단계, 더티인 경우, 메모리에 쓰기 동작을 수행하고, 상기 캐시 엔트리를 클리어(clear)하는 단계, 더티가 아닌 경우, 상기 캐시 엔트리를 클리어하는 단계, 상기 태그가 히트에 매치되지 않거나, 또는 상기 캐시 엔트리가 클리어 되면, 상기 내부 카운트를 1 증가시키는 단계 및 상기 내부 카운트가 미리 정해진 오프셋(offset)을 초과하면, 상기 캐시 무효화 수행을 종료하는 단계를 포함한다.

Description

컴퓨터 시스템에서의 캐시 무효화 방법 {Method for running cache invalidation in computer system}
본 발명은 캐시 무효화 방법에 관한 것이다.
캐시(cache) 메모리들을 사용한 블록 액세스 장치들이 컴퓨터 시스템에 설치되어 널리 사용되고 있다. 보통 컴퓨터 시스템들에서는 그 캐시 메모리를 중앙처리장치(Central Processing Unit, CPU)와 외부 연결하거나 CPU 내에 설치한다.
현재 캐시 메모리가 있는 마이크로 프로세서들이 이용되고 있으며, CPU가 주기억장치 또는 외부 기억장치로부터 오는 정보를 빨리 얻도록 그 정보를 수용하는데 캐시 메모리들이 사용된다.
일반적으로 CPU가 수치로 된 필요한 데이터 및 명령들을 캐시 메모리에서 찾을 수 없을 때, 즉 미스(Miss) 타임(time)에서 CPU는 필요한 데이터를 기억장치에서 캐시 메모리로 입력시킨다. 이때에 소정의 크기의 메모리 영역에 있는 데이터를 순서에 따라 기억장치로부터 캐시 메모리로 전송시킨다. 즉, 블록마다 데이터를 전송한다. 이러한 동작을 캐시-인(cache-in)동작이라 한다. 보통은 연속 주소들과 함께 상호 관련 데이터를 기억장치 내에 저장시킨다. 따라서, 캐시-인 동작시간에 CPU에 의하여 기억장치로 공급되는 한 주소에 응하여 단일 버스 사이클 내에 한 데이터 블록을 캐시 메모리에 전송한다. 이것을 블록 액세스라 한다. 보통은 한 블록에 다수의 워드들이 구성되어 있어서 블록 액세스 시간에 CPU로부터 오는 한 주소에 응하여 한 버스 사이클 내에 이들 워드를 연속적으로 전송한다.
캐시에서 히트(Hit)라 함은 CPU에서 액세스(access)하려는 주소가 캐시에 저장되어 있는 경우이고, 미스(Miss)라 함은 CPU에서 액세스하려는 주소가 캐시에 없어서 메모리에 직접 액세스하여 가져와야 하는 경우이다.
이처럼 CPU가 요청한 정보가 캐시 내에 없으면 메모리로부터 정보를 캐시로 채워온다.
캐시 동작은 읽기(Read) 동작과 쓰기(Write) 동작이 있다.
읽기 동작에서 히트(Hit)의 경우, CPU가 요청한 정보가 캐시 내에 존재하는 상태로서, 캐시 내의 정보가 CPU에 전달된다.
읽기 동작에서 미스(Miss)의 경우, CPU가 요청한 정보가 캐시 내에 존재하지 않은 상태로서, 메모리로부터 요청한 정보를 캐시로 가져오고, 캐시 내의 정보를 CPU에 전달하게 된다.
쓰기 동작에서 히트의 경우, CPU가 변경하고자 하는 정보가 캐시 내에 존재하는 상태로서, CPU가 캐시 내의 정보를 변경한다.
쓰기 동작에서 미스의 경우, CPU가 변경하고자 하는 정보가 캐시 내에 존재하지 않는 상태로서, 메모리로부터 변경하고자 하는 정보를 캐시로 가져오고, 캐시 내의 정보를 변경한다.
더티(dirty)라 함은 캐시(cache)에만 데이터가 업데이트되고, 메모리에는 데이터가 업데이트되지 않은 경우를 말한다.
도 1은 CPU, 캐시, 메모리의 연결 구조를 보여주는 개념도이다.
도 1의 (a)에서 메모리(30)에는 num=10의 정보가 저장되어 있다.
도 1의 (b)에서 CPU#2(20)에서 num을 20으로 변경하면, 제2 캐시(22)와 메모리(30)의 num이 20으로 변경된다. 이때, CPU#1(10)의 제1 캐시(12)는 num=10의 정보가 있는 상태이다. 이렇게 되면, CPU#1(10)의 num 정보와 메모리(30)에 저장된 num 정보가 불일치하는 문제점이 발생한다.
이러한 문제점을 해결하기 위하여 캐시 스누핑(Cache Snooping)과 캐시 무효화(Cache Invalidation) 방법이 있다.
캐시 스누핑 방식은 두 CPU의 캐시(Cache) 변화를 감지하는 로직(Logic)을 통해 캐시를 지속적으로 일치시키는 방식이다.
캐시 무효화 방식은 명령어를 통해 강제적으로 캐시의 내용을 메모리에 반영하는 방식이다. 캐시 무효화 방식에서 캐시의 변경 내용이 없을 때에는 캐시를 플러시(flush)하게 된다.
이처럼 캐시 무효화 방식은 캐시에 저장된 변경 사항을 메모리에 적용시키거나, 캐시의 내용을 비우는 것을 말한다.
종래 캐시 무효화 방식은 웨이(way) 기반이나 주소(address) 기반으로 수행되는데, 무효화 수행 시간이 오래 걸리고, 반복적인 소프트웨어 제어를 요한다는 문제점이 있다.
대한민국 공개특허 10-1991-0017286
본 발명은 상기와 같은 문제점을 해결하기 위하여 안출된 것으로서, 보다 효율적으로 신속하게 무효화(invalidation)를 수행할 수 있는 캐시 무효화 방법을 제공하는데 그 목적이 있다.
본 발명의 목적은 이상에서 언급한 목적으로 제한되지 않으며, 언급되지 않은 또 다른 목적들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
이와 같은 목적을 달성하기 위한 본 발명은 CPU(central processing unit), 메모리, 캐시(cache)를 포함하는 컴퓨터 시스템에서의 캐시 무효화(Cache invalidation) 방법에 있어서, 캐시 무효화(Cache invalidation)이 시작되면, 범위 모드(Range mode)인지 여부를 확인하는 단계, 범위 모드이면, 캐시 무효화와 관련된 내부 카운트를 초기화하는 단계, 캐시 엔트리(Cache entry)에 접근하는 단계, 상기 캐시 엔트리에 접근하여 태그(tag)가 히트(hit)에 매치(match)되는지 여부를 확인하는 단계, 상기 태그가 히트에 매치되면, 더티(dirty) 여부를 확인하는 단계, 더티인 경우, 메모리에 쓰기 동작을 수행하고, 상기 캐시 엔트리를 클리어(clear)하는 단계, 더티가 아닌 경우, 상기 캐시 엔트리를 클리어하는 단계, 상기 태그가 히트에 매치되지 않거나, 또는 상기 캐시 엔트리가 클리어 되면, 상기 내부 카운트를 1 증가시키는 단계 및 상기 내부 카운트가 미리 정해진 오프셋(offset)을 초과하면, 상기 캐시 무효화 수행을 종료하는 단계를 포함한다.
상기 내부 카운트가 상기 오프셋을 초과할 때까지 모든 캐시 웨이(way)의 엔트리에 접근하여 상기 태그가 히트에 매치되는지 여부를 확인하는 단계 내지 상기 내부 카운트를 1 증가시키는 단계를 반복하여 수행할 수 있다.
인덱스가 캐시 웨이의 엔트리 접근에 필요한 주소라고 할 때, 상기 모든 캐시 웨이의 엔트리에 접근하기 위하여 상기 내부 카운트와 범위 모드의 주소 값을 조합하여 상기 인덱스로 사용할 수 있다.
상기 범위 모드가 아니면, 웨이 기반 무효화(Way based invalidation) 방식 또는 주소 기반 무효화(Address based invalidation) 방식으로 캐시 무효화를 수행할 수 있다.
본 발명에 의하면 범위(range) 기반으로 캐시 무효화를 수행함으로써, 보다 빠르고 효율적으로 캐시 무효화를 수행할 수 있는 효과가 있다.
도 1은 CPU, 캐시, 메모리의 연결 구조를 보여주는 개념도이다.
도 2는 종래 웨이 기반 무효화(Way based invalidation) 방식을 설명하기 위한 도면이다.
도 3은 종래 주소 기반 무효화(Address based invalidation) 방식을 설명하기 위한 도면이다.
도 4는 본 발명의 일 실시예에 따른 캐시 무효화 방법을 보여주는 흐름도이다.
도 5는 본 발명의 일 실시예에 따른 캐시 무효화 레지스터(Invalidation Register)의 구성을 보여주는 개념도이다.
도 6은 본 발명의 일 실시예에 따른 범위 기반 무효화 동작을 설명하기 위한 도면이다.
본 발명은 다양한 변경을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 실시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.
본 출원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 명세서상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 갖고 있다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥 상 갖는 의미와 일치하는 의미를 갖는 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
또한, 첨부 도면을 참조하여 설명함에 있어, 도면 부호에 관계없이 동일한 구성 요소는 동일한 참조부호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다. 본 발명을 설명함에 있어서 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다.
본 발명은 CPU(central processing unit), 메모리(memory), 캐시(cache)를 포함하는 컴퓨터 시스템에서의 캐시 무효화에 대한 발명이다. 본 발명의 일 실시예에서 메모리는 RAM(Random Access Memory)로 구현되는 것이 바람직하다.
도 2는 웨이 기반 무효화(Way based invalidation) 방식을 설명하기 위한 도면이다.
도 2를 참조하면, 웨이 기반 무효화 방식은 웨이(Way) 단위로 캐시를 초기화하는 방법으로서, 물리 주소를 고려하지 않고 해당 웨이 전체를 초기화하는 방식이다.
웨이 기반 무효화 방식은 주로 캐시 전체를 초기화 할 때 사용되며, 웨이의 모든 데이터를 초기화하기 때문에 많은 시간이 소요된다는 단점이 있다.
도 3은 주소 기반 무효화(Address based invalidation) 방식을 설명하기 위한 도면이다.
도 3을 참조하면, 주소 기반 무효화 방식은 주소 단위로 캐시를 초기화하는 방법으로서, 특정 물리 주소의 데이터를 즉시 일치시킬 때 사용된다.
주소 기반 무효화 방식은 해당 주소(Address)가 있는 라인(Line) 만 무효화하며, 이렇게 일정 범위를 무효화하기 위해서 반복된 소프트웨어의 제어가 필요하다는 단점이 있다.
도 4는 본 발명의 일 실시예에 따른 캐시 무효화(Cache Invalidation) 방법을 보여주는 흐름도이다.
도 4를 참조하면, 본 발명의 캐시 무효화 방법은 다음과 같다.
먼저, 캐시 무효화가 시작되면(S401), 범위 모드(Range mode)인지 여부를 확인한다(S403).
범위 모드가 아니면, 기존 방식으로 캐시 무효화를 수행한다(S421). 기존 방식은 웨이 기반 무효화(Way based invalidation)나 주소 기반 무효화(Address based invalidation)일 수 있다.
범위 모드이면, 무효화 관련 내부 카운트(count)를 초기화한다(S405).
다음, 캐시 엔트리(cache entry)에 접근한다(S409).
그리고, 태그(tag)가 히트(hit)에 매치(match)되는지 여부를 확인한다(S411).
태그가 히트에 매치되면, 더티(dirty) 여부를 확인한다(S413).
더티인 경우, CPU는 메모리에 쓰기 동작을 수행하고(S415), 캐시 엔트리를 클리어(clear)한다(S417).
터티가 아닌 경우, 캐시 엔트리를 클리어한다(S417).
다음, 내부 카운트를 1 증가시킨다(S419).
내부 카운트가 미리 정해진 오프셋(offset)을 초과할 때까지 S407 단계 내지 S419 단계를 반복한다. 내부 카운트가 오프셋을 초과하면 캐시 무효화를 종료한다.
본 발명의 일 실시예에서 인덱스가 캐시 웨이의 엔트리 접근에 필요한 주소라고 할 때, 모든 캐시 웨이의 엔트리에 접근하기 위하여 내부 카운트와 범위 모드의 주소 값을 조합하여 인덱스로 사용할 수 있다.
도 5는 본 발명의 일 실시예에 따른 캐시 무효화 레지스터(Invalidation Register)의 구성을 보여주는 개념도이고, 도 6은 본 발명의 일 실시예에 따른 범위 기반 무효화 동작을 설명하기 위한 도면이다.
도 5 및 도 6을 참조하면, 본 발명의 캐시 무효화 레지스터는 기본 주소(base address), 오프셋(offset), 모드(mode)로 구성되어 있다.
예를 들어, 모드는 01인 경우 주소 기반(Address base) 모드이고, 10인 경우 웨이 기반(Way base) 모드이고, 11인 경우 범위 기반(Range base) 모드가 된다.
범위 기반 무효화(Range Base Invalidation)의 동작은 캐시 무효화 레지스터(Invalidation Register)의 기본 주소(Base Address)를 기준으로 오프셋(Offset)만큼 진행한다.
기본 주소(Base Address)와 카운트(Inval_cnt)의 덧셈 연산을 통해 인덱스(Index)가 생성되고, 생성된 인덱스에 따라 캐시(Cashe) SRAM에 접근할 수 있다.
카운트(Inval_cnt)는 1씩 증가하며, 카운트가 오프셋(Offset)을 초과하면 무효화(Invalidation)가 종료된다.
이상 본 발명을 몇 가지 바람직한 실시예를 사용하여 설명하였으나, 이들 실시예는 예시적인 것이며 한정적인 것이 아니다. 본 발명이 속하는 기술분야에서 통상의 지식을 지닌 자라면 본 발명의 사상과 첨부된 특허청구범위에 제시된 권리범위에서 벗어나지 않으면서 다양한 변화와 수정을 가할 수 있음을 이해할 것이다.
10 CPU#1 20 CPU#2
12, 22 캐시
30 메모리

Claims (5)

  1. CPU(central processing unit), 메모리, 캐시(cache)를 포함하는 컴퓨터 시스템에서의 캐시 무효화(Cache invalidation) 방법에 있어서,
    캐시 무효화(Cache invalidation)가 시작되면, 범위 모드(Range mode)인지 여부를 확인하는 단계;
    범위 모드이면, 무효화와 관련된 내부 카운트를 초기화하는 단계;
    캐시 엔트리(Cache entry)에 접근하는 단계;
    상기 캐시 엔트리에 접근하여 태그(tag)가 히트(hit)에 매치(match)되는지 여부를 확인하는 단계;
    상기 태그가 히트에 매치되면, 더티(dirty) 여부를 확인하는 단계;
    더티인 경우, 메모리에 쓰기 동작을 수행하고, 상기 캐시 엔트리를 클리어(clear)하는 단계;
    더티가 아닌 경우, 상기 캐시 엔트리를 클리어하는 단계;
    상기 태그가 히트에 매치되지 않거나, 또는 상기 캐시 엔트리가 클리어 되면, 상기 내부 카운트를 1 증가시키는 단계; 및
    상기 내부 카운트가 미리 정해진 오프셋(offset)을 초과하면, 상기 캐시 무효화 수행을 종료하는 단계를 포함하는 캐시 무효화 방법.
  2. 청구항 1에 있어서,
    상기 내부 카운트가 상기 오프셋을 초과할 때까지 모든 캐시 웨이(way)의 엔트리에 접근하여 상기 태그가 히트에 매치되는지 여부를 확인하는 단계 내지 상기 내부 카운트를 1 증가시키는 단계를 반복하여 수행하는 것을 특징으로 하는 캐시 무효화 방법.
  3. 청구항 2에 있어서,
    인덱스가 캐시 웨이의 엔트리 접근에 필요한 주소라고 할 때,
    상기 모든 캐시 웨이의 엔트리에 접근하기 위하여 상기 내부 카운트와 범위 모드의 주소 값을 조합하여 상기 인덱스로 사용하는 것을 특징으로 하는 캐시 무효화 방법.
  4. 청구항 2에 있어서,
    상기 범위 모드가 아니면, 웨이 기반 무효화(Way based invalidation) 방식으로 캐시 무효화를 수행하는 것을 특징으로 하는 캐시 무효화 방법.
  5. 청구항 2에 있어서,
    상기 범위 모드가 아니면, 주소 기반 무효화(Address based invalidation) 방식으로 캐시 무효화를 수행하는 것을 특징으로 하는 캐시 무효화 방법.
KR20140032746A 2014-03-20 2014-03-20 컴퓨터 시스템에서의 캐시 무효화 방법 KR101502827B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR20140032746A KR101502827B1 (ko) 2014-03-20 2014-03-20 컴퓨터 시스템에서의 캐시 무효화 방법
US14/261,149 US20150269077A1 (en) 2014-03-20 2014-04-24 Method for running cache invalidation in computer system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR20140032746A KR101502827B1 (ko) 2014-03-20 2014-03-20 컴퓨터 시스템에서의 캐시 무효화 방법

Publications (1)

Publication Number Publication Date
KR101502827B1 true KR101502827B1 (ko) 2015-03-17

Family

ID=53027649

Family Applications (1)

Application Number Title Priority Date Filing Date
KR20140032746A KR101502827B1 (ko) 2014-03-20 2014-03-20 컴퓨터 시스템에서의 캐시 무효화 방법

Country Status (2)

Country Link
US (1) US20150269077A1 (ko)
KR (1) KR101502827B1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2565069B (en) * 2017-07-31 2021-01-06 Advanced Risc Mach Ltd Address translation cache
CN107861812B (zh) * 2017-10-30 2022-01-11 北京博瑞彤芸科技股份有限公司 一种内存清理方法
US20220100667A1 (en) * 2019-02-14 2022-03-31 Telefonaktiebolaget Lm Ericsson (Publ) Methods and devices for controlling memory handling

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070093452A (ko) * 2005-04-08 2007-09-18 마쯔시다덴기산교 가부시키가이샤 캐시 메모리 시스템 및 그 제어 방법

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4434534B2 (ja) * 2001-09-27 2010-03-17 株式会社東芝 プロセッサ・システム
US7231497B2 (en) * 2004-06-15 2007-06-12 Intel Corporation Merging write-back and write-through cache policies
US7827356B2 (en) * 2007-09-10 2010-11-02 Qualcomm Incorporated System and method of using an N-way cache
US9773431B2 (en) * 2009-11-10 2017-09-26 Maxim Integrated Products, Inc. Block encryption security for integrated microcontroller and external memory system
JPWO2012102002A1 (ja) * 2011-01-24 2014-06-30 パナソニック株式会社 仮想計算機システム、仮想計算機制御方法、仮想計算機制御プログラム、記録媒体、及び集積回路
US8769199B2 (en) * 2011-05-17 2014-07-01 Lsi Corporation Methods and systems of distributing RAID IO load across multiple processors
US8949544B2 (en) * 2012-11-19 2015-02-03 Advanced Micro Devices, Inc. Bypassing a cache when handling memory requests

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070093452A (ko) * 2005-04-08 2007-09-18 마쯔시다덴기산교 가부시키가이샤 캐시 메모리 시스템 및 그 제어 방법

Also Published As

Publication number Publication date
US20150269077A1 (en) 2015-09-24

Similar Documents

Publication Publication Date Title
US11237728B2 (en) Method for accessing extended memory, device, and system
KR102231792B1 (ko) 하이브리드 메모리 모듈 및 그것의 동작 방법
US10019369B2 (en) Apparatuses and methods for pre-fetching and write-back for a segmented cache memory
US10282132B2 (en) Methods and systems for processing PRP/SGL entries
US9465748B2 (en) Instruction fetch translation lookaside buffer management to support host and guest O/S translations
US7793067B2 (en) Translation data prefetch in an IOMMU
KR101593107B1 (ko) 메모리 요청들을 처리하기 위한 시스템들 및 방법들
US7543131B2 (en) Controlling an I/O MMU
US7516247B2 (en) Avoiding silent data corruption and data leakage in a virtual environment with multiple guests
US7523260B2 (en) Propagating data using mirrored lock caches
US9569360B2 (en) Partitioning shared caches
US8041894B2 (en) Method and system for a multi-level virtual/real cache system with synonym resolution
US9086987B2 (en) Detection of conflicts between transactions and page shootdowns
US8195881B2 (en) System, method and processor for accessing data after a translation lookaside buffer miss
CN105917319B (zh) 存储器单元和方法
JP5063104B2 (ja) エントリの時間経過によるキャッシュ・エントリの所有権喪失
US7480784B2 (en) Ensuring deadlock free operation for peer to peer traffic in an input/output memory management unit (IOMMU)
US7472227B2 (en) Invalidating multiple address cache entries
US9678872B2 (en) Memory paging for processors using physical addresses
US8352646B2 (en) Direct access to cache memory
US20190324912A1 (en) Cache memory shared by software having different time-sensitivity constraints
KR101502827B1 (ko) 컴퓨터 시스템에서의 캐시 무효화 방법
US11645209B2 (en) Method of cache prefetching that increases the hit rate of a next faster cache
US11436150B2 (en) Method for processing page fault by processor
US20180173640A1 (en) Method and apparatus for reducing read/write contention to a cache

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20190305

Year of fee payment: 5

R401 Registration of restoration