KR930003272B1 - 초박막 트랜지스터의 제조방법 - Google Patents
초박막 트랜지스터의 제조방법 Download PDFInfo
- Publication number
- KR930003272B1 KR930003272B1 KR1019900016241A KR900016241A KR930003272B1 KR 930003272 B1 KR930003272 B1 KR 930003272B1 KR 1019900016241 A KR1019900016241 A KR 1019900016241A KR 900016241 A KR900016241 A KR 900016241A KR 930003272 B1 KR930003272 B1 KR 930003272B1
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- ultra
- polysilicon layer
- photoresist
- thin
- Prior art date
Links
Landscapes
- Thin Film Transistor (AREA)
- Semiconductor Memories (AREA)
Abstract
내용 없음.
Description
제 1(a)~(d) 도는 본 발명 트랜지스터의 제조방법에 따른 초박막 트랜지스터의 제조공정을 도시한 도면이다.
* 도면의 주요부분에 대한 부호의 설명
1 : Si기판 2 : 도체층
3 : 절연층 4 : 폴리실리콘 또는 비결정질실리콘층
5, 8 : 포토레지스트 5 : 게이트 산화막
7 : 폴리실리콘층 10, 11 : 접촉창
본 발명은 SRAM에 사용하는 초박막 트랜지스터의 제조방법에 관한 것으로, 특히 초박막이 요구되는 챈널형성 부위만을 선택적으로 사진식각하여 배선부의 저항을 최소화하고 단선불량을 방지하는 초박막 트랜지스터의 제조방법에 관한 것이다.
일반적으로 SRAM에는 고집적화를 실현하고자 통상적으로 초박막 트랜지스터를 사용하게 되는데, 이경우 초박막 트랜지스터의 오프상태에서 흐르는 누설전류는 SRAM제품의 가장 중요한 특성인 대기전류의 크기에 큰 영향을 미치게 된다. 따라서 점점더 고집적화가 진행됨에 따라 챈널의 크기가 감소함에도 불구하고 더욱더 적은 누설전류를 실현하기 위하여 초박막 트랜지스터의 챈널영역으로 사용되는 폴리실리콘층의 두께를 점점더 감소시키고 있다.
그러나 상기한 폴리실리콘층의 두께가 초박막의 상태로 감소됨에 따라 박막의 증착(Deposition)시 균질한 박막의 증착이 매우 어렵고, 복잡한 하지형상 위에 박막을 증착하여야 하기 때문에 국부적으로 박막(증착막)의 두께가 얇아지거나 절단되는 결점이 있을 뿐만아니라 배선의 연결부(Interconnect)로 사용되는 부분이 초박막화됨으로써 저항이 급격하게 증가하게 되어 실제로 응용하기에 곤란하다고 하는 결점이 있다.
본 발명은 상기한 실정을 감안하여 발명된 것으로, 초박막이 요구되는 부위만을 선택적으로 사진식각하여 불균일한 두께로 폴리실리콘층이 증착됨에 따른 단선불량 및 신뢰성 저하를 방지하고 배선부의 저항을 최소화하는 초박막 트랜지스터의 제조방법을 제공함에 그 목적이 있다.
이하 본 발명 초박막 트랜지스터의 제조방법을 첨부도면을 참조하여 상세하게 설명한다.
제 1 도는 본 발명의 제조방법에 따른 초박막 트랜지스터의 제조공정을 도시한 도면으로서, 제1(a)도에 도시한 바와같이 통상적인 CMOS 제조공정으로 Si기판(1)상에 도체층(2)과 절연층(3)을 차례로 증착하여 MOS 트랜지스터 영역을 형성한후 접촉창(10)을 형성하고 CVD방법으로 낮은 시이트 저항(sheet resitor)과 양호한 스텝커버리지(step coverage) 갖도록 폴리실리콘 또는 비결정질실리콘층(4)을 증착한다.
이어 제1(b)도에 도시한 바와같이 폴리실리콘층(4)상에 포토레지스터(5)를 도포하여 사진식각법으로 초박막 트랜지스터의 챈널영역(A)만을 노출시킨다. 다음으로 제1(c)도에 도시한 바와같이 챈널영역(A)의 폴리실리콘층(4)을 적정두께(수백~수십Å)의 초박막으로 형성한후 저온어닐링방법으로 재결정화시켜 큰 그레인(grain)을 얻은 다음 챈널 영역(A)이 초박막으로 된 폴리실리콘 또는 비결정질실리콘층(4)상에 CVD 또는 열산화방법으로 게이트산화막(6)을 형성한다.
계속하여 제1(d)도에 도시한 바와같이 게이트산화막(6)의 일부를 식각하여 접촉장(11)을 만든 다음 폴리실리콘층(7)을 증착하여 초박막 트랜지스터의 게이트영역을 형성하여 불순물을 주입하고 포토레지스트(8)를 도포한후 사진식각법으로 패턴닝하여 자기정합 소오스와 드레인을 형성한다.
이어 통상의 CMOS 제조공정에서 사용하는 Al금속층형성공정으로 배선하면, 초박막트랜지스터가 제조되게 된다.
이상과 같이 본 발명의 방법으로 초박막 트랜지스터를 제조하게되면, 초박막 트랜지스터의 챈널영역이 폴리실리콘으로 균일하게 초박막화됨으로써, 폴리실리콘층이 불균일한 두께로 증착됨에 따른 단선불량을 방지하고, 배선부위의 저항이 최소화되어 신뢰성이 향상된 초박막 트랜지스터를 얻을 수 있는 장점이 있다.
Claims (1)
- 통상적인 CMOS 제조공정으로 Si기판(2)상에 도체층(2)과 절연층(3)을 차례로 증착하여 절연층(3)에 접촉창(10)을 형성한 다음 CVD 방법으로 폴리실리콘층 또는 비결정질실리콘층(4)을 증착하고 ; 상기 폴리실리콘층(4)상에 포토레지스터(5)를 도포하여 사진식각법으로 챈널영역(A)만을 노출시켜 챈널영역(A)의 폴리실리콘층(4)을 수백~수십 Å 두께로 초박막화한 후 저온어닐링하고 CVD 방법 또는 열산화방법으로 게이트산화막(6)을 증착하며 ; 상기 게이트산화막(6)상에 접촉창(1)을 형성하여 폴리실리콘층(7)을 증착시켜 불순물을 주입하고 포토레지스트(8)을 도포한 후 사진식각법으로 패턴닝하여 자기정합 소오스와 드레인을 형성하는 초박막 트랜지스터의 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019900016241A KR930003272B1 (ko) | 1990-10-13 | 1990-10-13 | 초박막 트랜지스터의 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019900016241A KR930003272B1 (ko) | 1990-10-13 | 1990-10-13 | 초박막 트랜지스터의 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR920008872A KR920008872A (ko) | 1992-05-28 |
| KR930003272B1 true KR930003272B1 (ko) | 1993-04-24 |
Family
ID=19304594
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019900016241A KR930003272B1 (ko) | 1990-10-13 | 1990-10-13 | 초박막 트랜지스터의 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR930003272B1 (ko) |
-
1990
- 1990-10-13 KR KR1019900016241A patent/KR930003272B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR920008872A (ko) | 1992-05-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4635347A (en) | Method of fabricating titanium silicide gate electrodes and interconnections | |
| JP2857006B2 (ja) | Ｍｏｓ集積回路上の自己整列珪化コバルト | |
| US6620719B1 (en) | Method of forming ohmic contacts using a self doping layer for thin-film transistors | |
| US20050130380A1 (en) | Semiconductor device structures including metal silicide interconnects and dielectric layers at substantially the same fabrication level | |
| JP3688734B2 (ja) | 集積回路の一部を製造する方法及びその構成体 | |
| JPS6173370A (ja) | 半導体装置及びその製造方法 | |
| US5266156A (en) | Methods of forming a local interconnect and a high resistor polysilicon load by reacting cobalt with polysilicon | |
| KR100340124B1 (ko) | 박막트랜지스터 제조방법 | |
| US20020009833A1 (en) | Thin film transistor with sub-gates and schottky source/drain and a manufacturing method of the same | |
| US4722913A (en) | Doped semiconductor vias to contacts | |
| KR930003272B1 (ko) | 초박막 트랜지스터의 제조방법 | |
| US5840618A (en) | Method of manufacturing semiconductor device using an amorphous material | |
| KR0171732B1 (ko) | 모스 트랜지스터 및 그 제조방법 | |
| KR100258347B1 (ko) | 반도체 장치의 제조 방법 | |
| KR100338106B1 (ko) | 반도체소자의금속배선형성방법 | |
| KR100250687B1 (ko) | 트랜지스터 제조방법 | |
| KR0172041B1 (ko) | 반도체 소자의 트랜지스터 제조 방법 | |
| JPH07273197A (ja) | 半導体装置及びその製造方法 | |
| JPS61156885A (ja) | 半導体装置の製造方法 | |
| KR100226796B1 (ko) | 반도체소자의 제조방법 | |
| KR100359156B1 (ko) | 반도체 소자의 비트라인 형성 방법 | |
| KR930010671B1 (ko) | 반도체 장치의 제조방법 | |
| JPH02277246A (ja) | 薄膜トランジスタの製造方法 | |
| KR100324927B1 (ko) | 저도핑드레인구조의박막트랜지스터제조방법 | |
| JPS6248071A (ja) | Ｍｉｓ型電界効果トランジスタの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| G160 | Decision to publish patent application | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20060307 Year of fee payment: 14 |
|
| LAPS | Lapse due to unpaid annual fee |