KR100226796B1 - 반도체소자의 제조방법 - Google Patents
반도체소자의 제조방법 Download PDFInfo
- Publication number
- KR100226796B1 KR100226796B1 KR1019910023775A KR910023775A KR100226796B1 KR 100226796 B1 KR100226796 B1 KR 100226796B1 KR 1019910023775 A KR1019910023775 A KR 1019910023775A KR 910023775 A KR910023775 A KR 910023775A KR 100226796 B1 KR100226796 B1 KR 100226796B1
- Authority
- KR
- South Korea
- Prior art keywords
- diffusion barrier
- contact
- barrier
- forming
- source
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title abstract description 6
- 238000004519 manufacturing process Methods 0.000 title description 4
- 230000004888 barrier function Effects 0.000 claims abstract description 30
- 238000009792 diffusion process Methods 0.000 claims abstract description 18
- 238000000034 method Methods 0.000 claims abstract description 12
- 229910052751 metal Inorganic materials 0.000 claims description 8
- 239000002184 metal Substances 0.000 claims description 8
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 4
- 238000000137 annealing Methods 0.000 claims description 3
- 229910010380 TiNi Inorganic materials 0.000 claims 1
- 229910008484 TiSi Inorganic materials 0.000 claims 1
- 238000000151 deposition Methods 0.000 claims 1
- 229910021332 silicide Inorganic materials 0.000 abstract description 4
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 abstract description 2
- 239000001301 oxygen Substances 0.000 abstract description 2
- 229910052760 oxygen Inorganic materials 0.000 abstract description 2
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 abstract description 2
- 230000007547 defect Effects 0.000 abstract 1
- 230000015572 biosynthetic process Effects 0.000 description 3
- 150000002739 metals Chemical class 0.000 description 3
- 229910005883 NiSi Inorganic materials 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- QRSFFHRCBYCWBS-UHFFFAOYSA-N [O].[O] Chemical compound [O].[O] QRSFFHRCBYCWBS-UHFFFAOYSA-N 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 238000005546 reactive sputtering Methods 0.000 description 1
- 238000012421 spiking Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
모스의 소오스/드레인(4) 영역에 접촉 배리어(7)와 확산 배리어(8)를 동시에 형성하여 공정을 간소화하며 양질의 접촉을 실현하기에 적당한 반도체 소자의 제조방법에 관한 것으로 종래에는 얕은 실리사이드 접촉을 얻고자 할 때 넌-유니폼 또는 핀-홀이 있는 실리사이드가 형성될 가능성이 많고 확산 배리어를 리액티브 스퍼터 형성시 산소가 관여되므로 쉬트 레지스턴스를 증가시키게 되는 결점이 있었으나 본 발명에서는 모스의 소오스/드레인(4) 영역에 자기 정렬 확산 배리어(8)와 접촉 배리어(7)를 동시에 형성하여 양질의 접촉을 얻고 확산 배리어를 형성하는 공정을 간소화해서 상기 결점을 개선시킬 수 있다.
Description
제1도는 본발명 반도체 소자의 제조를 나타낸 공정단면도.
〈도면의 주요 부분에 대한 부호의 설명〉
1 : 기판 2 : 필드산화막
3 : 절연체 4 : 소오스/드레인
5 : 게이트 6 : 금속
7 : 접촉 배리어 8 : 확산 배리어
본발명은 반도체 소자의 제조방법에 관한 것으로 특히 MOS(Metal Oxide Semiconductor)의 소오스/드레인영역(Source/Drain Region)에 자기 정렬 확산 배리어(Self-Aligned Diffusion Barrier)와 접촉 배리어(Contact Barrier)를 동시에 형성하여 공정을 간소화하는데 적당하도록 한 것이다.
종래기술은 모스의 소오스/드레인영역에 쉬트 레지스턴스(Sheet Resistance)를 줄이기 위해 금속을 형성(Deposition)한 후 어닐링(Annealing)함으로 자기 정렬 실리사이드 (Self-Aligned Silicide)를 얻고 접합 스파이킹(Junction Spiking)을 방지하기 위해 확산 배리어를 형성했다.
그런데 이와 같은 종래 기술에 있어서는 얕은 실리사이드 접촉(Shallow Silicide Contact)을 얻고자 할 때 넌-유니폼 (Non-Uniform) 또는 핀-홀 (Pin-Hole)이 있는 실리사이드가 형성된 가능성이 많고 확산 배리어(TiN)를 리액티브 스퍼터 형성(Reactive Sputter Deposition)시 산소(Oxygen)가 관여(Involved)되므로 쉬트 레지스턴스를 증가시키게 되는 결점이 있었다.
본 발명은 이와 같은 종래의 결점을 감안하여 안출한 것으로 모스의 소오스/드레인영역에 자기 정렬 확산 배리어와 접촉 배리어를 동시에 형성하여 양질의 접촉을 얻고 확산 배리어를 형성하는 공정을 간소화하므로 UVLSI(Ulra Very Large Scale Integrated Circuit) 모스를 달성하는데 그 목적이 있다.
이하에서 이와 같은 목적을 달성하기 위한 본발명의 실시예가 첨부된 도면에 의하여 상세히 설명하면 다음과 같다.
제 1 도는 본발명 반도체 소자의 제조를 나타낸 것으로 (a)와 같이 기판(P형 실리콘)(1) 상측에 형성된 필드산화막(SiO2)(2), 절연체(3), 소오스/드레인(n+이온)(4), 게이트(폴리실리콘)(5)의 전면이 도포되도록 금속(TiNi 합금)(6)을 형성한다.
또한, 이어서 (b)와 같이 N2가스 안에서 어닐링(Annealing)하여 소오스/드레인(4) 및 게이트(5) 영역 상부에 접촉 배리어(NiSi)(7)와 확산 배리어(TiN)(8)를 동시에 형성한 후 (c)와 같이 화학반응하지 않은 불필요한 금속(6)을 제거한다.
상기에서 접촉 배리어(7)와 확산 배리어(8)의 형성을 좀 더 상세히 설명하면 다음과 같다.
실리콘(Si)과 합금(TiNi)이 N2가스 안에서 어닐링되어 반응할 때 Ni의 확산도(Diffusivity)가 Ti의 확산도에 비해 크기 때문에 Ni는 Si와 선택적으로 반응하여 접촉 배리어(7)로서 NiSi를 형성하고 Ti는 소오스/드레인(4) 영역 표면에 시그리게이티드(Segregatde)되어 N2와 반응하여 확산 배리어(8)로서 TiN을 형성한다.
또한, 상기 공정에 참여하지 않은 금속(6)을 제거함으로써 자기 정렬 확산 배리어(8)와 접촉 배리어(7)를 동시에 형성할 수 있다.
이상에서 설명한 바와 같이 본 발명은 접촉 배리어(7) 및 확산 배리어(8)를 동시에 형성하므로 공정이 간소화되며 Ti가 산소와 반응할 기회가 적어져서 저항의 확산 배리어(7)를 얻을 수 있고 넌-유니폼 또는 핀-홀 발생이 방지하는 얕은 접촉을 실현할 수 있는 효과가 있는 것이다.
Claims (4)
- 소오스/드레인영역과 게이트전극을 구비한 모스트랜지스터의 전면에 금속을 증착하는 단계와, 소정의 가스 안에서 어닐링하여 소오스/드레인 영역 및 게이트전극 상부에 적층되도록 접촉배리어막과 확산배리어막을 동시에 형성하는 단계와, 반응하지 않은 상기 금속을 제거하는 단계를 통하여 진행됨을 특징으로 하는 반도체소자의 제조방법.
- 제1항에 있어서, 상기 금속은 TiNi를 사용함을 특징으로 하는 반도체소자의 제조방법.
- 제1항에 있어서, 상기 가스는 N2를 사용함을 특징으로 하는 반도체소자의 제조방법.
- 제1항에 있어서, 상기 접촉배리어막은 TiSi로 구성되고, 상기 확산배리어막은 TiN으로 구성되는 것을 특징으로 하는 반도체소자의 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019910023775A KR100226796B1 (ko) | 1991-12-21 | 1991-12-21 | 반도체소자의 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019910023775A KR100226796B1 (ko) | 1991-12-21 | 1991-12-21 | 반도체소자의 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR930015058A KR930015058A (ko) | 1993-07-23 |
| KR100226796B1 true KR100226796B1 (ko) | 1999-10-15 |
Family
ID=19325463
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019910023775A KR100226796B1 (ko) | 1991-12-21 | 1991-12-21 | 반도체소자의 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100226796B1 (ko) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61137367A (ja) * | 1984-12-10 | 1986-06-25 | Hitachi Ltd | 半導体集積回路装置の製造方法 |
-
1991
- 1991-12-21 KR KR1019910023775A patent/KR100226796B1/ko not_active IP Right Cessation
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61137367A (ja) * | 1984-12-10 | 1986-06-25 | Hitachi Ltd | 半導体集積回路装置の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR930015058A (ko) | 1993-07-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6329276B1 (en) | Method of forming self-aligned silicide in semiconductor device | |
| US5840626A (en) | Semiconductor device and method of manufacturing the same | |
| US5861340A (en) | Method of forming a polycide film | |
| US6562718B1 (en) | Process for forming fully silicided gates | |
| US6825113B2 (en) | Asymmetric, double-sided self-aligned silicide and method of forming the same | |
| JPH10173177A (ja) | Ｍｉｓトランジスタの製造方法 | |
| US6429124B1 (en) | Local interconnect structures for integrated circuits and methods for making the same | |
| KR19980053694A (ko) | Mosfet 제조 방법 | |
| EP0603360A1 (en) | Methods of forming a local interconnect and a high resistor polysilicon load | |
| US5194405A (en) | Method of manufacturing a semiconductor device having a silicide layer | |
| JP2001044404A (ja) | 半導体装置およびその製造方法 | |
| KR100226796B1 (ko) | 반도체소자의 제조방법 | |
| JP3616122B2 (ja) | 半導体装置の製造方法 | |
| JP2570487B2 (ja) | 半導体装置の製造方法 | |
| JP3185235B2 (ja) | 半導体装置の製造方法 | |
| KR0137435B1 (ko) | 반도체 장치의 티타늄 실리사이드층 형성방법 | |
| JPH02260630A (ja) | 半導体装置の製造方法 | |
| JP2561026B2 (ja) | 半導体装置の製造方法 | |
| JP3258934B2 (ja) | セルフ・アライン・ケイ化物の改良された製造方法 | |
| KR20030013882A (ko) | 반도체소자의 실리사이드막 제조방법 | |
| JPH10233371A (ja) | 半導体装置の製造方法 | |
| JP3640079B2 (ja) | Ｃｍｏｓトランジスタの製造方法 | |
| JPH08264482A (ja) | 半導体装置の製造方法 | |
| JPH0878357A (ja) | Ｃｏシリサイド層を用いた半導体装置及びその製造方法 | |
| KR100197996B1 (ko) | 반도체 소자의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20100624 Year of fee payment: 12 |
|
| LAPS | Lapse due to unpaid annual fee |