KR930001434A - 반도체 장치의 제조방법 - Google Patents
반도체 장치의 제조방법 Download PDFInfo
- Publication number
- KR930001434A KR930001434A KR1019910010032A KR910010032A KR930001434A KR 930001434 A KR930001434 A KR 930001434A KR 1019910010032 A KR1019910010032 A KR 1019910010032A KR 910010032 A KR910010032 A KR 910010032A KR 930001434 A KR930001434 A KR 930001434A
- Authority
- KR
- South Korea
- Prior art keywords
- conductive layer
- manufacturing
- semiconductor device
- film
- primary
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 13
- 239000004065 semiconductor Substances 0.000 title claims 12
- 239000003990 capacitor Substances 0.000 claims description 12
- 238000000151 deposition Methods 0.000 claims 5
- 230000003064 anti-oxidating effect Effects 0.000 claims 3
- 239000003963 antioxidant agent Substances 0.000 claims 3
- 230000003078 antioxidant effect Effects 0.000 claims 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims 3
- 238000000034 method Methods 0.000 claims 2
- 150000004767 nitrides Chemical class 0.000 claims 2
- 238000001312 dry etching Methods 0.000 claims 1
- 238000004518 low pressure chemical vapour deposition Methods 0.000 claims 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims 1
- 230000001590 oxidative effect Effects 0.000 claims 1
- 238000000059 patterning Methods 0.000 claims 1
- 238000000206 photolithography Methods 0.000 claims 1
- 239000000758 substrate Substances 0.000 claims 1
- 238000001039 wet etching Methods 0.000 claims 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/03—Making the capacitor or connections thereto
- H10B12/038—Making the capacitor or connections thereto the capacitor being in a trench in the substrate
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/03—Making the capacitor or connections thereto
- H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
내용 없음
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1a도는 내지 제1d도는 종래 기술에 의한 커패시터 제조공정 순서도.
제2a도는 내지 제2f도는 본 발명에 의한 커패시터 제조공정 순서도.
제3도는 본 발명에 의한 커패시터를 스택커패시터 구조에 적용시킨 실시예.
제4도는 본 발명에 의한 커패시터를 스택-트렌치커패시터 구조에 적용시킨 실시예.
Claims (10)
- 반도체기판상에 커패시터 제1전극이 되는 제1도전층을 침적시키는 공정과, 상기 제1도전층상에 유전체막을 침적시키는 공정, 상기 유전체막상에 커패시터 제2전극이 되는 1차 제2도전층을 침적시키는 공정, 상기 1차 제2도전층상에 산화방지막을 침적시키는 공정, 상기 제1도전층, 유전체막, 1차 제2도전층 및 산화방지막을 포토리소그래피공정에 의해 한꺼번에 커패시터 패턴으로 패턴닝하는 공정, 상기 패터닝된 제1도전층, 유전체막, 1차 제2도전층 및 산화방지막을 산화하여 상기 커패시터 패턴의 측면부위에 산화막을 형성시키는 공정, 상기 산화방지막을 제거시키는 공정, 및 상기 측면산화막 및 1차 제2도전층상에 2차 제2도전층을 침적시키는 공정을 구비하여 된 것을 특징으로 하는 반도체장치의 제조방법.
- 제1항에 있어서, 상기 제1도전층은 다결정실리콘 또는 단결정실리콘인 것을 특징으로 하는 반도체장치의 제조방법
- 제1항에 있어서, 상기 유전체막을 30~300Å의 두께를 가진 산화막 또는 ONO(Oxide/Nitride/Oxide)막인 것을 특징으로 하는 반도체장치의 제조방법.
- 제1항에 있어서, 상기 1차 제2도전층은 LPCVD 방법에 의해 성장된 500~5000Å의 두께를 가진 다결정실리콘인 것을 특징으로 하는 반도체장치의 제조방법.
- 제1항에 있어서, 상기 산화방지막은 100~3000Å의 두께를 가진 질화막인 것을 특징으로 하는 반도체장치의 제조방법.
- 제1항에 있어서, 상기 측면산화막은 로(furnace)를 이용하여 100~2000Å 성장시키는 것을 특징으로 하는 반도체장치의 제조방법.
- 제1항에 있어서, 상기 산화방지막을 제거하는 공정이 습식식각 또는 건식식각에 의한 것인 것을 특징으로 하는 반도체장치의 제조방법.
- 제1항에 있어서, 상기 2차 제2도전층은 100~3000Å의 두께를 가진 다결정실리콘인 것을 특징으로 하는 반도체장치의 제조방법.
- 제1항에 있어서, 상기 반도체장치의 제조방법은 스택커패시터에 이용하는 것을 특징으로 하는 반도체장치의 제조방법.
- 제1항에 있어서, 상기 반도체장치의 제조방법은 스택트렌치커패시터에 의해 이용하는 것을 특징으로 하는 반도체장치의 제조방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019910010032A KR930012118B1 (ko) | 1991-06-17 | 1991-06-17 | 반도체장치의 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019910010032A KR930012118B1 (ko) | 1991-06-17 | 1991-06-17 | 반도체장치의 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR930001434A true KR930001434A (ko) | 1993-01-16 |
| KR930012118B1 KR930012118B1 (ko) | 1993-12-24 |
Family
ID=19315927
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019910010032A KR930012118B1 (ko) | 1991-06-17 | 1991-06-17 | 반도체장치의 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR930012118B1 (ko) |
-
1991
- 1991-06-17 KR KR1019910010032A patent/KR930012118B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR930012118B1 (ko) | 1993-12-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR920018987A (ko) | 캐패시터의 제조방법 | |
| KR930001434A (ko) | 반도체 장치의 제조방법 | |
| KR920020601A (ko) | 반도체장치의 커패시터 제조 방법 | |
| KR970018103A (ko) | 반도체소자의 콘택홀 형성방법 | |
| KR960008563B1 (ko) | 더블 스페이서를 이용한 반도체 소자의 미세 콘택홀 형성방법 | |
| KR950019928A (ko) | 반도체 소자의 필드 산화막 형성방법 | |
| KR940009767A (ko) | 반도체 소자의 필드 산화막 형성 방법 | |
| KR970053822A (ko) | 반도체소자의 커패시터 제조방법 | |
| KR930003388A (ko) | 적층형 커패시터의 제조방법 | |
| KR920010830A (ko) | 소자분리산화막 형성방법 | |
| KR940016879A (ko) | 반도체 소자의 자기정렬콘택 형성방법 | |
| KR920020711A (ko) | 메모리 셀 제조방법 | |
| KR970072427A (ko) | 반도체 장치의 커패시터 및 그 제조 방법 | |
| KR970003937A (ko) | 금속 산화물 실리콘 전계 효과 트랜지스터의 제조방법 | |
| KR970052274A (ko) | 반도체 소자의 미세 콘택 및 도전 라인 형성 방법 | |
| KR950021029A (ko) | 미세폭의 도전라인 및 게이트전극 형성방법 | |
| KR970077456A (ko) | 반도체 소자의 콘택 홀 형성 방법 | |
| KR920020604A (ko) | 반도체 장치의 커패시터 제조방법 | |
| KR950034517A (ko) | 반도체 장치에서 전도선의 형성 방법 | |
| KR950001959A (ko) | 반도체소자의 저장전극 형성방법 | |
| KR900017141A (ko) | 반도체소자 제조 공정중의 버리드 콘택(Buried Contact) 형성방법 | |
| KR930003395A (ko) | 반도체장치의 캐패시터 제조 방법 | |
| KR970054549A (ko) | 반도체 장치의 커패시터 제조방법 | |
| KR890017816A (ko) | 반도체장치의 제조방법 | |
| KR930001424A (ko) | 반도체 dram 소자의 캐패시터 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| G160 | Decision to publish patent application | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20011107 Year of fee payment: 9 |
|
| LAPS | Lapse due to unpaid annual fee |