KR930001425A - Dram 셀의 캐패시터 제조방법 - Google Patents
Dram 셀의 캐패시터 제조방법 Download PDFInfo
- Publication number
- KR930001425A KR930001425A KR1019910009331A KR910009331A KR930001425A KR 930001425 A KR930001425 A KR 930001425A KR 1019910009331 A KR1019910009331 A KR 1019910009331A KR 910009331 A KR910009331 A KR 910009331A KR 930001425 A KR930001425 A KR 930001425A
- Authority
- KR
- South Korea
- Prior art keywords
- forming
- gate
- oxide film
- electrode
- capacitor
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
Landscapes
- Semiconductor Memories (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
내용 없음
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1a-e도는 본 발명의 DRAM 셀의 캐패시터 제조방법을 설명하기 위한 단면도.
* 도면의 주요부분에 대한 부호의 설명
21 : 요홈 5 : 캐패시터의 제1전극
7 : 캐패시터의 제2전극
Claims (1)
- 반도체 기판위에 장차 게이트가 될 부분에 이 게이트의 폭보다 좁은 창을 가지는 포토레지스터 마스크를 형성한 후 습식식각 공정으로 실리콘을 소정깊이까지 식각하여 요홈을 형성하고; 상기 포토레지스터 마스크를 제거한 후 웨이퍼 전체표면에 게이트 산화막을 형성시키고; 통상의 공정으로 게이트 폴리실리콘, 게이트 폴리실리콘 위의 산화막, 소스드레인, 및 사이드 월 스페이스를 형성하고; 상기 게이트 폴리실리콘위의 산화막의 요부위에서 부터, 사이드월 스페이스 및 소스 또는 드레인 영역위의 게이트 산화막 위에까지 도전성 물질로된 캐패시터의 제1전극을 형성하고; 상기 캐패시터의 제1전극을 감싸는 ONO 유전체막을 형성하고; 상기 유전체막 외부에 도전성 물질로된 캐패시터의 제2전극을 형성하는 공정들을 포함하여 이루어지는 DRAM 셀의 캐패시터 제조방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019910009331A KR930011124B1 (ko) | 1991-06-05 | 1991-06-05 | Dram 셀의 캐패시터 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019910009331A KR930011124B1 (ko) | 1991-06-05 | 1991-06-05 | Dram 셀의 캐패시터 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR930001425A true KR930001425A (ko) | 1993-01-16 |
| KR930011124B1 KR930011124B1 (ko) | 1993-11-24 |
Family
ID=19315472
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019910009331A KR930011124B1 (ko) | 1991-06-05 | 1991-06-05 | Dram 셀의 캐패시터 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR930011124B1 (ko) |
-
1991
- 1991-06-05 KR KR1019910009331A patent/KR930011124B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR930011124B1 (ko) | 1993-11-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR960043238A (ko) | 리세스 채널 구조를 갖는 반도체 소자 및 그의 제조방법 | |
| KR970024239A (ko) | 반도체 기억장치와 그 제조방법(semiconductor memory device and method of manufacturing the same) | |
| KR920022525A (ko) | 디램셀의 캐패시터 제조 방법 및 그 구조 | |
| KR870001662A (ko) | 반도체기억장치 및 그 제조방법 | |
| KR930020676A (ko) | 반도체 메모리장치 및 그 제조방법 | |
| KR890003032A (ko) | 반도체기억장치 및 그 제조방법 | |
| KR940002952A (ko) | 반도체 장치 및 그 제조방법 | |
| KR930001425A (ko) | Dram 셀의 캐패시터 제조방법 | |
| KR970054438A (ko) | 경사진 게이트 산화막을 갖는 전력용 모스 소자 및 그 제조 방법 | |
| KR920007143A (ko) | 핀-스택구조의 셀 제조방법 | |
| KR0166810B1 (ko) | 메모리 셀 커패시터 제조방법 | |
| KR940001460A (ko) | 반도체 소자의 ldd 제조방법 | |
| KR930015005A (ko) | 디램셀의 제조방법 | |
| KR890008983A (ko) | 반도체 메모리 장치 및 제조방법 | |
| KR900019017A (ko) | 디램셀의 제조방법 | |
| KR930015085A (ko) | Mosfet 제조방법 | |
| KR970052305A (ko) | 반도체 소자의 제조 방법 | |
| KR970054244A (ko) | 반도체소자의 제조방법 | |
| KR970054069A (ko) | 반도체장치 및 그의 제조방법 | |
| KR940008095A (ko) | 반도체메모리장치의 제조방법 | |
| KR920015446A (ko) | 트랜지스터 제조방법 | |
| KR930017171A (ko) | 커패시터 및 그 제조방법 | |
| KR950021678A (ko) | Eeprom 반도체 기억장치 및 이의 제조방법 | |
| KR940010337A (ko) | 반도체 기억장치 및 그 제조방법 | |
| KR970054134A (ko) | 반도체 소자 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| G160 | Decision to publish patent application | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20051019 Year of fee payment: 13 |
|
| LAPS | Lapse due to unpaid annual fee |