KR920018592A - 컴퓨터 시스템 인터페이스 - Google Patents
컴퓨터 시스템 인터페이스 Download PDFInfo
- Publication number
- KR920018592A KR920018592A KR1019920003928A KR920003928A KR920018592A KR 920018592 A KR920018592 A KR 920018592A KR 1019920003928 A KR1019920003928 A KR 1019920003928A KR 920003928 A KR920003928 A KR 920003928A KR 920018592 A KR920018592 A KR 920018592A
- Authority
- KR
- South Korea
- Prior art keywords
- bus
- computer system
- system interface
- host computer
- user
- Prior art date
Links
- 239000000872 buffer Substances 0.000 claims 12
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims 9
- 238000012544 monitoring process Methods 0.000 claims 5
- 230000008878 coupling Effects 0.000 claims 4
- 238000010168 coupling process Methods 0.000 claims 4
- 238000005859 coupling reaction Methods 0.000 claims 4
- 230000002093 peripheral effect Effects 0.000 claims 2
- 238000010586 diagram Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F5/00—Methods or arrangements for data conversion without changing the order or content of the data handled
- G06F5/06—Methods or arrangements for data conversion without changing the order or content of the data handled for changing the speed of data flow, i.e. speed regularising or timing, e.g. delay lines, FIFO buffers; over- or underrun control therefor
- G06F5/10—Methods or arrangements for data conversion without changing the order or content of the data handled for changing the speed of data flow, i.e. speed regularising or timing, e.g. delay lines, FIFO buffers; over- or underrun control therefor having a sequence of storage locations each being individually accessible for both enqueue and dequeue operations, e.g. using random access memory
- G06F5/12—Means for monitoring the fill level; Means for resolving contention, i.e. conflicts between simultaneous enqueue and dequeue operations
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/10—Program control for peripheral devices
- G06F13/12—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor
- G06F13/124—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor where hardware is a sequential transfer control unit, e.g. microprocessor, peripheral processor or state-machine
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/10—Program control for peripheral devices
- G06F13/12—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor
- G06F13/124—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor where hardware is a sequential transfer control unit, e.g. microprocessor, peripheral processor or state-machine
- G06F13/126—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor where hardware is a sequential transfer control unit, e.g. microprocessor, peripheral processor or state-machine and has means for transferring I/O instructions and statuses between control unit and main processor
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
- G06F13/4063—Device-to-bus coupling
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2205/00—Indexing scheme relating to group G06F5/00; Methods or arrangements for data conversion without changing the order or content of the data handled
- G06F2205/12—Indexing scheme relating to groups G06F5/12 - G06F5/14
- G06F2205/126—Monitoring of intermediate fill level, i.e. with additional means for monitoring the fill level, e.g. half full flag, almost empty flag
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Bus Control (AREA)
- Communication Control (AREA)
Abstract
내용 없음
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 본 발명의 보다 상세한 블럭도,
제3도는 핀 지정이 되어 있는 단일 칩 실시예를 도시한 도면.
Claims (17)
- 컴퓨터와 주변 장치를 상호 접속하기 위하여 미리 규정된 호스트 컴퓨터 버스와 입력/출력 SCSI 버스사이를 접속시키는 컴퓨터 시스템 인터페이스로서, 내부 데이타 버스; 상기 내부 데이타 버스에 결합된 주 FIFO 버퍼; 상기 SCSI버스를 상기 내부 데이타 버스에 결합시키는 제1인터페이스 수단; 상기 호스트 컴퓨터 버스를 상기 내부 데이타 버스에 결합시키는 제2인터페이스 수단; 상기 SCSI 버스와 상기 제1인터페이스 수단 사이에서 통신된 데이타를 상기 내부 데이타 버스 상으로 흐르게 한후, 그 내부 데이타 버스에서 상기 주 FIFO 버퍼로 흐르게 하는 제어 논리 게이트 수단; 및 상기 주 FIFO 버퍼내에 있는 데이타 양을 모니터하고, 상기 주 FIFO 버퍼의 충만상태를 가르키는 표시로서 상기 호스트 컴퓨터 버스에 실릴 정보를 발생하는 모니터 수단을 구비하는 것을 상기 컴퓨터 시스템 인터페이스.
- 제1항에 있어서, 상기 모니터 수단은 상기 주 FIFO 버퍼에 저장된 데이타 양을 나타내는 카운트 데이타를 발생하는 것을 특징으로 하는 컴퓨터 시스템 인터페이스.
- 제1항에 있어서, 상기 모니터 수단은 상기 주 FIFO 버퍼에 저장된 데이타 양이 미리 규정된 준위에 도달할 경우 상기 호스트 컴퓨터 버스에 실릴 인터럽트 신호를 발생하는 것을 특징으로 하는 컴퓨터 시스템 인터페이스.
- 제1항에 있어서, 상기 모니터 수단은 데이타가 판독되고 기록되는 위치를 상기 주 FIFO 버퍼에 저장하기 위한 판독 및 기록 어드레스 포인터들을 성립하는 수단을 더 포함하는 것을 특징으로하는 컴퓨터 시스템 인터페이스.
- 제1항에 있어서, 상기 제1인터페이스 수단은 입력/출력 FIFO 버퍼를 구비하는 것을 특징으로 하는 컴퓨터 시스템 인터페이스.
- 제1항에 있어서, 상기 제1인터페이스 수단은 상기 입력/출력 FIFO 버퍼의 충만상태를 모니터하는 수단을 포함하는 입력/출력 FIFO 버퍼를 구비하는 것을 특징으로 하는 컴퓨터 시스템 인터페이스.
- 제1항에 있어서, 상기 제1인터페이스 수단은 입력/출력 FIFO 버퍼와, 상기 SCSI 버스와 상기 내부 데이타 버스 사이에 병렬로 결합된 데이타 포트 수단을 조합상태로 구비하고, 상기 제어 논리 게이트 수단은 상기 SCSI버스와 상기 내부 데이타 버스 사이의 데이타를 상기 입력/출력 FIFO 버퍼와 상기 데이타 포트 수단중 하나를 통해 선택적으로 운반하는 것을 특징으로하는 컴퓨터 시스템 인터페이스.
- 호스트 컴퓨터를 주변 장치에 상호 접속시키기 위하여, 입력/출력 SCSI버스와 적어도 두 상이한 유형의 호스트 컴퓨터 버스 구조 중 선택된 하나를 접속시키는 컴퓨터 시스템 인터페이스로서, 내부 데이타 버스; 상기 SCSI 버스를 상기 내부 데이타 버스에 결합시키는 제1인터페이스 수단; 상기 호스트 컴퓨터를 상기 내부 데이타 버스에 결합시키는 제2인터페이스 수단에 상기 SCSI 버스와 상기 제1인터페이스 수단 사이에서 통신된 데이타를 상기 내부 데이타 버스와 통신되게 하고, 또 상기 컴퓨터 버스와 상기 제2인터페이스 수단 사이에서 통신된 데이타를 상기 내부 데이타 버스와 통신되게 하는 제어 논리 게이트 수단; 및 제1유형의 호스트 컴퓨터에 대응하는 제1유형의 제어 신호를 발생하게 되어 있는 제1부분; 제2유형의 호스트 컴퓨터에 대응하는 제2유형의 제어 신호를 발생하게 되어 있는 제2부분; 및 선택적으로 제어 신호 발생 논리 수단의 상기 제1, 제2부분 중 하나는 인에이블시키고 다른 하나는 디스인에이블시키는 사용자-설정식 수단을 갖는, 상기 호스트 컴퓨터 버스에 결합되는 제어 신호 발생 논리 수단을 구비하는 상기 컴퓨터 시스템 인터페이스.
- 제8항에 있어서, 제1유형의 호스트컴 퓨터에 대응하는 제1유형의 인터럽트 신호를 발생하게 되어 있는 제3부분;제2유형의 호스트 컴퓨터에 대응하는 제2유형의 인터럽트 신호를 발생하게 되어 있는 제4부분을 갖는, 상기 호스트 컴퓨터 버스에 결합되는 인터럽트 신호 발생 논리 수단을 더 구비하고, 상기 사용자-설정식 수단은 또한 선택적으로 상기 인터럽트 신호 발생 논리 수단의 상기 제3,제4부분중 하나는 인에이블시키고 나머지 하나는 디스인에이블 시키는 것을 특징으로 하는 컴퓨터 시스템 인터페이스.
- 제8항에 있어서, 상기 사용자-설정식 수단은 전기적으로 작동되는 것을 특징으로 하는 컴퓨터 시스템 인터페이스.
- 제8항에 있어서, 상기 사용자-설정식 수단은 전기적으로 작동되는 것을 특징으로 하는 컴퓨터 시스템 인터페이스.
- 제8항에 있어서, 상기 적어도 내부데이타 버스와 상기 제어신호 발생 논리 수단은 다수의 전기 전도성 리드를 갖는 칩에 조립되고, 상기 사용자-설정식 수단은 상기 리드들 중 적어도 하나에 결합되는 것을 특징으로 하는 컴퓨터 시스템 인터페이스.
- 제8항에 있어서, 상기 적어도 내부데이타 버스와 상기 제어신호 발생 논리 수단은 다수의 전기 전도성 리드를 갖는 칩에 조립되고; 상기 제어신호 발생 논리 수단은 상기 사용자-설정식 수단에 응답하여 제1유형의 상기 제어 신호들은 미리 규정된 제1리드군에 보내고 제2유형의 상기제어 신호들은 미리 규정된 제2리드군에 보내는 수단을 포함하는 것을 특징으로 하는 컴퓨터 시스템 인터페이스.
- 제8항에 있어서, 상기 적어도 내부 데이타 버스와 상기 제어신호발생논리 수단은 다수의 전기 전도성 리드를 갖는 칩에 조립되고; 상기 사용자-설정식 수단은 상이한 호스트 컴퓨터 버스 구조 유형들에 대응하는 제1상태와 제2상태를 적어도 형성하며; 상기 제어 신호 발생 논리 수단은 상이한 상기 사용자-설정식 수단에 응답하여 a. 상기 사용자-설정식 수단이 상기 제1상태를 형성하면 제1유형의 상기 제어 신호를 미리 규정된 제1리드군으로 보내고; b. 상기 사용자-설정식 수단이 상기 제2상태를 형성하면 제2유형의 상기 제어 신호들은 미리 규정된 제2리드군에 보내는 수단을 포함하는 것을 특징으로 하는 컴퓨터 시스템 인터페이스.
- 제8항에 있어서, 상기 사용자-설정식 수단은 상기 호스트 컴퓨터에 의해 작동되는 것을 특징으로 하는 컴퓨터 시스템 인터페이스.
- 제8항에 있어서, 상기 사용자-설정식 수단은 상이한 컴퓨터 버스 구조 유향들에 대응하는 제1상태와 제2상태를 적어도 형성하는 것을 특징으로 하는 컴퓨터 시스템 인터페이스.
- 제8항에 있어서, 상기 사용자-설정식 수단은 적어도 상이한 호스트 컴퓨터 버스 구조 유형들에 대응하는 제1상태와 제2상태를 형성하고, 미리 규정된 하드웨어 형태에 의해 상기 제1, 제2상태중 하나에 선택적으로 놓이는 것을 특징으로 하는 컴퓨터 시스템 인터페이스.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US66775491A | 1991-03-11 | 1991-03-11 | |
US07/667,754 | 1991-03-11 |
Publications (1)
Publication Number | Publication Date |
---|---|
KR920018592A true KR920018592A (ko) | 1992-10-22 |
Family
ID=24679494
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019920003928A KR920018592A (ko) | 1991-03-11 | 1992-03-10 | 컴퓨터 시스템 인터페이스 |
Country Status (7)
Country | Link |
---|---|
US (3) | US5732223A (ko) |
KR (1) | KR920018592A (ko) |
CA (1) | CA2059001A1 (ko) |
DE (1) | DE4204148A1 (ko) |
FR (1) | FR2674045A1 (ko) |
GB (1) | GB2253725A (ko) |
IL (1) | IL100127A0 (ko) |
Families Citing this family (55)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3305042B2 (ja) * | 1993-04-23 | 2002-07-22 | キヤノン株式会社 | 印刷制御装置 |
US5701514A (en) * | 1994-04-01 | 1997-12-23 | International Business Machines Corporation | System providing user definable selection of different data transmission modes of drivers of an I/O controller transmitting to peripherals with different data transmission rate |
US5832216A (en) * | 1994-11-04 | 1998-11-03 | Texas Instruments Incorporated | Network adapter having single ported memory which is accessible by network and peripheral bus on a time division multiplexed (TDM) basis |
US5638535A (en) * | 1995-05-15 | 1997-06-10 | Nvidia Corporation | Method and apparatus for providing flow control with lying for input/output operations in a computer system |
US5893924A (en) * | 1995-07-28 | 1999-04-13 | International Business Machines Corporation | System and method for overflow queue processing |
US5732286A (en) * | 1995-08-10 | 1998-03-24 | Cirrus Logic, Inc. | FIFO based receive packet throttle for receiving long strings of short data packets |
US5832244A (en) * | 1996-02-20 | 1998-11-03 | Iomega Corporation | Multiple interface input/output port for a peripheral device |
US5724613A (en) * | 1996-05-06 | 1998-03-03 | Vlsi Technology, Inc. | System and method for automatically enabling and disabling a prefetching capability |
US5760836A (en) * | 1996-08-22 | 1998-06-02 | International Business Machines Corporation | FIFO feedback and control for digital video encoder |
US6154794A (en) * | 1996-09-08 | 2000-11-28 | Silicon Graphics, Inc. | Upstream situated apparatus and method within a computer system for controlling data flow to a downstream situated input/output unit |
US5960215A (en) * | 1996-09-12 | 1999-09-28 | Digital Equipment Corporation | Transmit data FIFO for flow controlled data |
US5978878A (en) * | 1996-09-26 | 1999-11-02 | Vlsi Technology | Selective latency reduction in bridge circuit between two busses |
US6092141A (en) * | 1996-09-26 | 2000-07-18 | Vlsi Technology, Inc. | Selective data read-ahead in bus-to-bus bridge architecture |
US6014383A (en) * | 1997-02-10 | 2000-01-11 | Compaq Computer Corporation | System and method for controlling multiple initiators in a fibre channel environment |
US5954796A (en) * | 1997-02-11 | 1999-09-21 | Compaq Computer Corporation | System and method for automatically and dynamically changing an address associated with a device disposed in a fire channel environment |
US5944798A (en) * | 1997-02-19 | 1999-08-31 | Compaq Computer Corp. | System and method for arbitrated loop recovery |
US6044207A (en) * | 1997-03-21 | 2000-03-28 | Adaptec, Inc. | Enhanced dual port I/O bus bridge |
US6126451A (en) * | 1997-06-02 | 2000-10-03 | Compaq Computer Corporation | SCSI connector |
US6145027A (en) * | 1997-07-09 | 2000-11-07 | Texas Instruments Incorporated | DMA controller with split channel transfer capability and FIFO buffering allowing transmit channel to get ahead of corresponding receive channel by preselected number of elements |
US5978861A (en) | 1997-09-30 | 1999-11-02 | Iomega Corporation | Device and method for continuously polling for communication bus type and termination |
US6055597A (en) * | 1997-10-30 | 2000-04-25 | Micron Electronics, Inc. | Bi-directional synchronizing buffer system |
US6029253A (en) * | 1997-10-30 | 2000-02-22 | Micron Electronics, Inc. | Method for synchronizing data with a bi-directional buffer |
US6370603B1 (en) * | 1997-12-31 | 2002-04-09 | Kawasaki Microelectronics, Inc. | Configurable universal serial bus (USB) controller implemented on a single integrated circuit (IC) chip with media access control (MAC) |
US6021454A (en) * | 1998-03-27 | 2000-02-01 | Adaptec, Inc. | Data transfer between small computer system interface systems |
US6070200A (en) | 1998-06-02 | 2000-05-30 | Adaptec, Inc. | Host adapter having paged data buffers for continuously transferring data between a system bus and a peripheral bus |
US6202105B1 (en) * | 1998-06-02 | 2001-03-13 | Adaptec, Inc. | Host adapter capable of simultaneously transmitting and receiving data of multiple contexts between a computer bus and peripheral bus |
US6298403B1 (en) | 1998-06-02 | 2001-10-02 | Adaptec, Inc. | Host adapter having a snapshot mechanism |
US6128683A (en) * | 1998-06-04 | 2000-10-03 | International Business Machines Corporation | Method and system for allowing a plurality of SCSI hosts to interact with a DASD storage subsystem |
US7181548B2 (en) * | 1998-10-30 | 2007-02-20 | Lsi Logic Corporation | Command queueing engine |
US6457090B1 (en) * | 1999-06-30 | 2002-09-24 | Adaptec, Inc. | Structure and method for automatic configuration for SCSI Synchronous data transfers |
WO2001025941A1 (en) * | 1999-10-06 | 2001-04-12 | Cradle Technologies | Multiprocessor computer systems with command fifo buffer at each target device |
JP3680762B2 (ja) * | 2001-05-14 | 2005-08-10 | セイコーエプソン株式会社 | データ転送制御装置及び電子機器 |
JP3680763B2 (ja) * | 2001-05-14 | 2005-08-10 | セイコーエプソン株式会社 | データ転送制御装置及び電子機器 |
US6877049B1 (en) * | 2002-05-30 | 2005-04-05 | Finisar Corporation | Integrated FIFO memory management control system using a credit value |
US7024510B2 (en) * | 2003-03-17 | 2006-04-04 | Hewlett-Packard Development Company, L.P. | Supporting a host-to-input/output (I/O) bridge |
US7360026B1 (en) * | 2003-10-06 | 2008-04-15 | Altera Corporation | Method and apparatus for synchronizing data with a reduced clock cycle response time |
US7254677B1 (en) * | 2004-05-04 | 2007-08-07 | Xilinx, Inc. | First-in, first-out memory system with reduced cycle latency |
US6934198B1 (en) | 2004-05-04 | 2005-08-23 | Xilinx, Inc. | First-in, first-out buffer system in an integrated circuit |
JP4547198B2 (ja) * | 2004-06-30 | 2010-09-22 | 富士通株式会社 | 演算装置、演算装置の制御方法、プログラム及びコンピュータ読取り可能記録媒体 |
US7359276B1 (en) | 2005-09-27 | 2008-04-15 | Xilinx, Inc. | Multi-port system for communication between processing elements |
US20080159358A1 (en) * | 2007-01-02 | 2008-07-03 | David Ruiz | Unknown Destination Traffic Repetition |
US8213895B2 (en) * | 2005-10-03 | 2012-07-03 | Broadcom Europe Limited | Multi-wideband communications over multiple mediums within a network |
US8406239B2 (en) | 2005-10-03 | 2013-03-26 | Broadcom Corporation | Multi-wideband communications over multiple mediums |
EP1770870B1 (en) * | 2005-10-03 | 2019-04-03 | Avago Technologies International Sales Pte. Limited | Powerline communication device and method |
US7808985B2 (en) * | 2006-11-21 | 2010-10-05 | Gigle Networks Sl | Network repeater |
US20070076666A1 (en) * | 2005-10-03 | 2007-04-05 | Riveiro Juan C | Multi-Wideband Communications over Power Lines |
US7539787B2 (en) * | 2005-10-18 | 2009-05-26 | International Business Machines Corporation | Destructive DMA lists |
US7860146B2 (en) * | 2006-07-06 | 2010-12-28 | Gigle Networks, Inc. | Adaptative multi-carrier code division multiple access |
JP4066383B2 (ja) * | 2006-07-06 | 2008-03-26 | シチズンホールディングス株式会社 | 通信装置および通信制御方法、並びに当該通信装置を備えたプリンタ |
US8885814B2 (en) | 2006-07-25 | 2014-11-11 | Broadcom Europe Limited | Feedback impedance control for driving a signal |
US7827387B1 (en) * | 2006-09-08 | 2010-11-02 | Marvell International Ltd. | Communication bus with hidden pre-fetch registers |
US7956689B2 (en) * | 2008-10-13 | 2011-06-07 | Broadcom Corporation | Programmable gain amplifier and transconductance compensation system |
US7795973B2 (en) | 2008-10-13 | 2010-09-14 | Gigle Networks Ltd. | Programmable gain amplifier |
GB2551508B (en) * | 2016-06-20 | 2019-11-27 | Advanced Risc Mach Ltd | Transferring Data between memory system and buffer of a master device |
JPWO2019026613A1 (ja) * | 2017-08-03 | 2020-04-02 | 日立オートモティブシステムズ株式会社 | 制御装置 |
Family Cites Families (35)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5247638A (en) * | 1975-10-15 | 1977-04-15 | Toshiba Corp | Information processing device |
US4384327A (en) * | 1978-10-31 | 1983-05-17 | Honeywell Information Systems Inc. | Intersystem cycle control logic |
US4553133A (en) * | 1982-09-14 | 1985-11-12 | Mobil Oil Corporation | Serial floating point formatter |
US4635194A (en) * | 1983-05-02 | 1987-01-06 | International Business Machines Corporation | Instruction buffer bypass apparatus |
US4716525A (en) * | 1985-04-15 | 1987-12-29 | Concurrent Computer Corporation | Peripheral controller for coupling data buses having different protocol and transfer rates |
CA1257400A (en) * | 1985-05-21 | 1989-07-11 | Akihiro Sera | Input/output control system |
JPH0772886B2 (ja) * | 1986-08-01 | 1995-08-02 | インターナショナル・ビジネス・マシーンズ・コーポレーション | データ処理システム |
US4785415A (en) * | 1986-08-29 | 1988-11-15 | Hewlett-Packard Company | Digital data buffer and variable shift register |
US4975829A (en) * | 1986-09-22 | 1990-12-04 | At&T Bell Laboratories | Communication interface protocol |
US5276807A (en) * | 1987-04-13 | 1994-01-04 | Emulex Corporation | Bus interface synchronization circuitry for reducing time between successive data transmission in a system using an asynchronous handshaking |
US4821170A (en) * | 1987-04-17 | 1989-04-11 | Tandem Computers Incorporated | Input/output system for multiprocessors |
US4843544A (en) * | 1987-09-25 | 1989-06-27 | Ncr Corporation | Method and apparatus for controlling data transfers through multiple buffers |
US4965801A (en) * | 1987-09-28 | 1990-10-23 | Ncr Corporation | Architectural arrangement for a SCSI disk controller integrated circuit |
US4954983A (en) * | 1987-10-13 | 1990-09-04 | Tektronix, Inc. | Data driver for multiple mode buffered processor-peripheral data transfer with selective return of data to processor |
US5101498A (en) * | 1987-12-31 | 1992-03-31 | Texas Instruments Incorporated | Pin selectable multi-mode processor |
CA1320767C (en) * | 1988-05-11 | 1993-07-27 | Robert C. Frame | Atomic sequence for phase transitions |
US5237660A (en) * | 1988-12-27 | 1993-08-17 | Ncr Corporation | Control method and apparatus for controlling the data flow rate in a FIFO memory, for synchronous SCSI data transfers |
US5162675A (en) * | 1989-04-14 | 1992-11-10 | Digital Communications Associates, Inc. | Dual personal computer architecture peripheral adapter board and circuit |
US5204951A (en) * | 1989-10-02 | 1993-04-20 | International Business Machines Corporation | Apparatus and method for improving the communication efficiency between a host processor and peripheral devices connected by an scsi bus |
US5280601A (en) * | 1990-03-02 | 1994-01-18 | Seagate Technology, Inc. | Buffer memory control system for a magnetic disc controller |
US5185876A (en) * | 1990-03-14 | 1993-02-09 | Micro Technology, Inc. | Buffering system for dynamically providing data to multiple storage elements |
JP2545482B2 (ja) * | 1990-03-15 | 1996-10-16 | 富士通株式会社 | インタ―フェイス装置の転送パラメ―タ設定方法 |
US5233692A (en) * | 1990-04-06 | 1993-08-03 | Micro Technology, Inc. | Enhanced interface permitting multiple-byte parallel transfers of control information and data on a small computer system interface (SCSI) communication bus and a mass storage system incorporating the enhanced interface |
JP2829091B2 (ja) * | 1990-04-19 | 1998-11-25 | 株式会社東芝 | データ処理システム |
US5421014A (en) * | 1990-07-13 | 1995-05-30 | I-Tech Corporation | Method for controlling multi-thread operations issued by an initiator-type device to one or more target-type peripheral devices |
US5241630A (en) * | 1990-11-13 | 1993-08-31 | Compaq Computer Corp. | Device controller with a separate command path between a host and the device and a separate data path including a first in, first out memory between the host and the device |
US5450609A (en) * | 1990-11-13 | 1995-09-12 | Compaq Computer Corp. | Drive array performance monitor |
US5289580A (en) * | 1991-05-10 | 1994-02-22 | Unisys Corporation | Programmable multiple I/O interface controller |
KR960001750B1 (en) * | 1991-07-30 | 1996-02-05 | Hitachi Ltd | Scsi controller and the method for use on an information |
US5410674A (en) * | 1991-10-28 | 1995-04-25 | Eastman Kodak Company | Circuit for controlling data transfer from SCSI disk drive to VME bus |
US5333276A (en) * | 1991-12-27 | 1994-07-26 | Intel Corporation | Method and apparatus for priority selection of commands |
US5371861A (en) * | 1992-09-15 | 1994-12-06 | International Business Machines Corp. | Personal computer with small computer system interface (SCSI) data flow storage controller capable of storing and processing multiple command descriptions ("threads") |
US5299315A (en) * | 1992-09-17 | 1994-03-29 | International Business Machines Corp. | Personal computer with programmable threshold FIFO registers for data transfer |
US5428741A (en) * | 1993-07-26 | 1995-06-27 | Ncr Corporation | High speed image preprocessing system including a multi-purpose buffer for storing digital image data and data cropping means for selectively cropping the digital image data |
US5504868A (en) * | 1994-03-01 | 1996-04-02 | Adaptec, Incorporated | SCSI command descriptor block parsing state machine |
-
1991
- 1991-11-22 IL IL100127A patent/IL100127A0/xx unknown
- 1991-11-25 GB GB9125004A patent/GB2253725A/en not_active Withdrawn
- 1991-12-19 FR FR9115824A patent/FR2674045A1/fr active Pending
-
1992
- 1992-01-08 CA CA002059001A patent/CA2059001A1/en not_active Abandoned
- 1992-02-12 DE DE4204148A patent/DE4204148A1/de not_active Withdrawn
- 1992-03-10 KR KR1019920003928A patent/KR920018592A/ko not_active Application Discontinuation
- 1992-10-20 US US07/963,584 patent/US5732223A/en not_active Expired - Lifetime
- 1992-10-20 US US07/963,583 patent/US5557750A/en not_active Expired - Lifetime
-
1993
- 1993-03-11 US US08/029,910 patent/US5544326A/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
GB2253725A (en) | 1992-09-16 |
CA2059001A1 (en) | 1992-09-12 |
GB9125004D0 (en) | 1992-01-22 |
US5544326A (en) | 1996-08-06 |
DE4204148A1 (de) | 1992-09-17 |
FR2674045A1 (fr) | 1992-09-18 |
US5557750A (en) | 1996-09-17 |
US5732223A (en) | 1998-03-24 |
IL100127A0 (en) | 1992-08-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR920018592A (ko) | 컴퓨터 시스템 인터페이스 | |
US5768612A (en) | Interface allowing use of a non-PCI standard resource on a PCI standard bus | |
KR960700479A (ko) | 호스트 인터럽트 및 지시운용을 가지는 네트워크 어댑터(network adapter with host interrupt and indication management) | |
KR890015145A (ko) | 데이타 처리 시스템에 있어서의 진단시스템 | |
KR890015137A (ko) | 입출력 제어 시스템 | |
KR950012245A (ko) | 사용자 설계 회로를 갖는 단일 칩 마이크로컴퓨터 | |
JP2001184225A (ja) | エミュレータ及びエミュレート方法 | |
US6108758A (en) | Multiple masters in a memory control system | |
US6026469A (en) | Connected module type distinguishing apparatus and method | |
KR900013609A (ko) | 집적 회로용 이벤트 제한 검사 구조물 | |
KR910008568A (ko) | 퍼스널 컴퓨터 패리티 체크 시스템 | |
JPS60502073A (ja) | ワンチツプ・マイクロプロセツサを結合する回路装置 | |
KR940007685A (ko) | 집적 회로 데이타 프로세서 및 그것을 사용한 데이타 처리 장치 | |
KR970002790A (ko) | 피아이오(pio)를 이용한 캔 콘트롤 장치 | |
KR950023121A (ko) | 전자교환기 하위 프로세서의 외부장치 제어용 정합회로 | |
JPS6049465A (ja) | マイクロコンピユ−タ間のデ−タ転送方法 | |
KR970029107A (ko) | 브이엠이 (vme) 버스의 양포트 램 정합회로 | |
KR960042391A (ko) | 고속중형 컴퓨터시스템에 있어서 디엠에이제어기 | |
JPS6132153A (ja) | メモリ制御装置 | |
KR950020095A (ko) | 데이타 전송능력을 개선한 디.엠.에이(dma) 컨트롤러 | |
JPS6040063B2 (ja) | 複合バス回路 | |
KR950020118A (ko) | 기억장치를 이용한 제어장치 | |
JPH0194455A (ja) | 記憶装置のアクセス方式 | |
KR890010724A (ko) | 마이크로 프로세서간의 억세스 중재 제어 시스템 | |
KR950022446A (ko) | 에이.티.엠(atm) 계층과 상위계층간의 가변적 접속장치 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
WITN | Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid |