KR960700479A - 호스트 인터럽트 및 지시운용을 가지는 네트워크 어댑터(network adapter with host interrupt and indication management) - Google Patents

호스트 인터럽트 및 지시운용을 가지는 네트워크 어댑터(network adapter with host interrupt and indication management)

Info

Publication number
KR960700479A
KR960700479A KR1019950703189A KR19950703189A KR960700479A KR 960700479 A KR960700479 A KR 960700479A KR 1019950703189 A KR1019950703189 A KR 1019950703189A KR 19950703189 A KR19950703189 A KR 19950703189A KR 960700479 A KR960700479 A KR 960700479A
Authority
KR
South Korea
Prior art keywords
host
indication
interrupt
memory location
mask
Prior art date
Application number
KR1019950703189A
Other languages
English (en)
Other versions
KR0161101B1 (ko
Inventor
스콧트 앤드류 에머리
브라이언 피터센
더블유 폴 셰어러
Original Assignee
마크 마이클
3컴 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=21755544&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=KR960700479(A) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by 마크 마이클, 3컴 코포레이션 filed Critical 마크 마이클
Publication of KR960700479A publication Critical patent/KR960700479A/ko
Application granted granted Critical
Publication of KR0161101B1 publication Critical patent/KR0161101B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
    • G06F13/24—Handling requests for interconnection or transfer for access to input/output bus using interrupt

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer And Data Communications (AREA)
  • Bus Control (AREA)
  • Communication Control (AREA)
  • Maintenance And Management Of Digital Transmission (AREA)

Abstract

비동기사상을 대표하는 네트워크 어댑터에 의해 발생된 지시 및 인터럽트 신호는 호스트 시스템에 의해 운용된다. 네트워크 어댑터는 제1마스크 레지스터에 기록하는 호스트에 의해 제1메모리장소에 저장된 것으로부터 지시신호를 선택적으로 디스에이블하는 제1마스크 논리를 포함한다. 제1메모리장소에 연결된 제2마스크 논리는 2가지 레벨의 상태정보를 일으키는 제2메모리장소에 저장된 것으로부터 지시신호를 또한 선택적으로 디스에이블한다. 지시신호는 제2마스크 레지스터에 기록하는 호스트에 응답하는 제2메모리 장소에 기록된 것으로부터 또한 디스에이블될 수 있다. 제1메모리장소는 네트워크 사상이 인터럽트 서비스 루틴동안 일어나는지의 여부를 결정하기 의하여 호스트로부터 판독될 수 있으며, 인터럽트 수단은 제2메모리장소에 있는 값에 응답하는 호스트에 대한 인터럽트 신호를 발생한다. 호스트 드라이버 서브루틴에서의 명시명령을 가지거나 가지지않는 다수의 지시 및 인터럽트를 자동적으로 인에이블 및/또는 디스에이블하도록 허용하는 내부카운터에 의해 제3레벨의 제어가 제공된다.

Description

호스트 인터럽트 및 지시운용을 가지는 네트워크 어댐터(NETWORK ADAPTER WITH HOST INTERRUPT AND INDICATION MANAGEMENT)
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명에 마른 네트워크 어댑터 구성을 도시한 도면.
제12도는 지시신호, 인터럽트 신호 및 그 각각의 마스크사이에 관계를 예시한 도면.

Claims (21)

  1. 호스트에 대한 지시신호를 운용하는 운용장치로서, 지시신호를 디스에이블하기 위한 제1마스크 논리, 상기 제1마스크 논리에 연결되어 지시신호를 대표하는 지시값을 저장하기 위한 제1메모리장소, 상기 제1메모리장소에 연결되어, 상기 지시값을 디스에이블하기 위한 제2마스크 논리, 상기 제2마스크 논리에 연결되어, 상기 지시값을 대표하는 인터럽트값을 저장하기 위한 제2메모리장소 및, 상기 제2메모리 장소에 연결되어, 상기 인터럽트값에 응답하는 호스트에 대하여 인터럽트 신호를 발생하기 위한 인터럽트 수단으로 이루어지는 것을 특징으로 하는 지시신호 운용장치.
  2. 제1항에 있어서, 상기 제1메모리 장소는 상기 호스트에 의해 판독될 수 있는 것을 특징으로 하는 지시신호 운용장치.
  3. 제1항에 있어서, 상기 제2메모리장소는 상기 호스트에 의해 판독될 수 있는 것을 특징으로 하는 지시신호 운용장치.
  4. 제1항에 있어서, 상기 제1 및 제2메모리장소는 인터럽트 신호에 응답하는 상기 호스트에 의해 판독될수 있는 것을 특징으로 하는 지시신호 운용장치.
  5. 제1항에 있어서, 상기 제1마스크 논리는 제1마스크에 응답하며, 제1마스크 메모리 장소를 포함하고, 상기 제1마스크 메모리장소는 상기 호스트에 연결되어, 상기 제1마스크를 저장하기 위하여 상기 호스트에 의한 기록에 응답하는 것을 특징으로 하는 지시신호 운용장치.
  6. 제1항에 있어서, 상기 제2마스크 논리는 제2마스크에 응답하며, 상기 호스트에 연결되어, 제2마스크 메모리 장소를 포함하고, 상기 제2마스크 메모리 장소는 상기 제2마스크를 저장하기 위하여 상기 호스트에 의한 기록에 응답하는 것을 특징으로 하는 지시신호 운용장치.
  7. 제1항에 있어서, 상기 호스트는 제1조건 및 제2조건에 의해 특징지워지며, 상기 제1마스크 논리 및 제2마스크 논리는 제1 및 제2마스크에 각각 응답하고, 상기 호스트에 연결되어, 상기 제1마스크를 저장하기 위하여, 상기 제2조건동안 상기 호스트에 의한 기록에 응답하는 제1마스크 메모리 장소 및 상기 호스트에 연결되어, 상기 제2마스크를 저장하기 위하여, 상기 제2조건동안 상기 호스트에 의한 기록에 응답하는 제2마스크 메모리장소를 포함하는 것을 특징으로 하는 지시신호 운용장치.
  8. 제5항에 있어서, 상기 제1마스크 논리는 적어도 제1 및 제2입력과 출력을 가지는 AND게이트를 포함하며, 상기 제1입력은 상기 지시신호에 연결되고, 상기 제2입력은 상기 제1마스크 메모리장소에 연결되며, 상기 출력은 지시신호를 대표하는 지시값을 저장하기 위한 상기 제1메모리 장소에 연결되는 것을 특징으로 하는 지시신호 운용장치.
  9. 제6항에 있어서, 상기 제2마스크 논리는 적어도 제1 및 제2입력과 출력을 가지는 AND게이트를 포함하며, 상기 제1입력은 상기 제1메모리 장소에 연결되고, 상기 제2입력은 상기 제2마스크 메모리 장소에 연결되며, 상기 출력은 상기 지시값을 대표하는 인터럽트값을 저장하기 위한 상기 제2메모리 장소에 연결되는 것을 특징으로 하는 지시신호 운용장치.
  10. 인터럽트 서비스 루틴과 호스트 데이타버스를 갖춘 호스트 프로세서를 구비한 호스트에 대한 다수의 지시신호를 운용하기 위한 운용장치로서, 상기 다수 지시신호의 부분집합을 디스에이블하기 위한 카운터 마스크 논리, 상기 카운터 마스크 논리에 연결되어, 개별적인 지시신호를 디스에이블하기 위한 지시 마스크 논리, 상기 지시 마스크 논리에 연결되어, 상기 개별적인 지시신호를 대표하는 지시값을 저장하기 위한 지시 메모리장소, 상기 지시 메모리 장소에 연결되어, 상기 지시값을 디스에이블하기 위한 인터럽트 마스크 논리, 상기 인터럽트 마스크 논리에 연결되어, 상기 지시값을 대표하는 인터럽트값을 저장하기 위한 인터럽트 메모리 장소 및, 상기 인터럽트 값에 응답하는 호스트 프로세서에 대하여 호스트 데이타 버스상에서 인터럽트 신호를 발생하기 위한 인터럽트 수단으로 이루어지는 것을 특징으로 하는 지시신호 운용장치.
  11. 제10항에 있어서, 상기 지시 메모리 장소 및 인터럽트 메모리장소는 인터럽트 서비스 루틴동안 상기 호스트 프로세서에 의해 판독될 수 있는 것을 특징으로 하는 지시신호 운용장치.
  12. 제10항애 있어서, 상기 지시 마스크 논리 및 인터럽트 마스크논리는 제1 및 제2레지스터를 각각 포함하고, 상기 호스트 프로세서에 연결되어, 상기 제1 또는 제2레지스터에 대하여 상기 호스트 프로세서에 의한 판독에 응답하는 개별적인 지시신호와 지시값을 각기 선택적으로 디스에이블하는 것을 특징으로 하는 지시신호 운용장치.
  13. 제10항에 있어서, 상기 호스트는 하나의 서브루틴을 가지는 호스트 소프트웨어를 포함하며 상기 카운트마스크 논리는 상기 서브루틴에 의해 발생된 호스트 신호에 응답하는 다수의 지시신호의 부분집합을 디스에이블하기 위한 디스에이블 수단 및 상기 서브루틴에 의해 발생된 호스트 신호에 응답하는 다수의 지시신호의 부분집합을 인에이블하기 위한 인에이블 수단을 포함하는 것을 특징으로 하는 지시신호 운용장치.
  14. 제10항에 있어서, 상기 호스트는 다수의 서브루틴을 가지는 호스트 소프트웨어를 포함하며 상기 카운트마스크 논리는 카운터값을 포함하는 카운터 메모리 장소, 적어도 하나의 제1서브루틴에 의해 발생된 제1호스트신호에 응답하는 상기 카운터 메모리 장소에 있는 상기 카운터값을 증가시키기 위한 증가수단, 적어도 하나의 제2서브루틴에 의해 발생된 제2호스트 신호에 응답하는 상기 카운터 메모리 장소에 있는 상기 카운터값을 감소시키기 위한 감소수단 및, 상기 카운터 메모리 장소에 있는 상기 카운터값에 응답하는 상기 다수의 지시신호의 부분집합을 디스에이블하기 위한 디스에이블수단을 포함하는 것을 특징으로 하는 지시신호 운용장치.
  15. 제14항에 있어서, 상기 카운터 메모리는 다수의 메모리셀을 포함하며, 메모리셀 각각은 카운터값에 응답하는 상기 다수의 지시신호의 부분집합을 디스에이블하는 출력신호를 가지는 OR 게이트에 연결되는 것을 특징으로 하는 지시신호 운용장치.
  16. 제15항에 있어서, 상기 다수의 지시신호의 부분집합을 디스에이블하는 디스에이블수단은 다수의 AND게이트를 포함하며, 각각의 AND 게이트는 적어도 제1 및 제2입력과 출력을 가지고, 상기 제1입력은 상기 다수의 지시신호의 부분집합에 있는 개별적인 지시신호에 연결되며 상기 제2입력은 카운터 메모리값에 응답하는개별적인 AND 개이트의 출력에서 상기 지시신호를 디스에이블하는 상기 OR 게이트의 상기 출력신호에 연결되는 것을 특징으로 하는 지시신호 운용장치.
  17. 네트워크와 연결된 네트워크 트랜시버와 호스트 프로세서를 구비한 호스트 시스템 사이에서 데이타를 전송하고, 네트워크 어댑터 사상에 응답하는 상기 호스트 프로세서에 대하여 다수의 지시신호를 발생하는 네트워크 어댑터로서, 상기 다수의 지시신호의 부분집합을 선택적으로 디스에이블하고, 레지스터에 기록하는 상기 호스트 프로세서에 응답하는 상기 지시신호의 부분집합을 선택적으로 디스에이블하는 레지스터를 구비하는 카운터 마스크 논리, 상기 카운터 마스크 논리에 연결되어, 개별적인 지시신호를 선택적으로 디스에이블하고, 레지스터에 기록하는 상기 호스트 프로세서에 응답하는 상기 지시신호의 부분집합을 선택적으로 디스에이블하는 레지스터를 구비하는 지시 마스크 논리, 상기 지시 마스크 논리에 연결되어, 개별적인 지시신호를 대표하는 지시값을 저장하고, 상기 호스트 프로세서에 의해 판독될 수 있는 지시 메모리 장소, 상기 지시 메모리 장소에 연결되어, 개별적인 지시값을 선택적으로 디스에이블하고, 레지스터에 대한 상기 호스트 프로세서에 의한 기록에 응답하는 걔별적인 지시값을 선택적으로 디스에이블하는 레지스터를 구비하는 인터럽트 마스크 논리; 상기 인터럽트 마스크 논리에 연결되어, 개별적인 지시값을 대표하는 인터럽트값을 저장하고 상기 호스트 프로세서에 의해 판독될수 있는 인터럽트 메모리 장소 및, 상기 인터럽트 메모리 장소에 연결되어, 개별적인 인터럽트값에 응답하는 상기 호스트 프로세서에 대하여 인터럽트 신호를 발생하는 인터럽트 수단으로 이루어지는 것을 특징으로 하는 네트워크 어댑터.
  18. 제17항에 있어서, 상기 호스트는 다수의 서브루틴을 가지는 호스트 소프트웨어를 포함하고, 상기 카운터마스크 논리는 적어도 제1서브루틴에 의해 발생된 제1호스트 신호에 응답하는 상기 레지스터에 있는 상기 카운터값을 증가시키기 위한 증가수단과, 적어도 제2서브루틴에 의해 발생된 제2호스트 신호에 응답하는 상기 레지스터에 있는 상기 카운터값을 감소시키기 위한 감소수단을 포함하는 것을 특징으로 하는 네트워크 어댑터.
  19. 제18항에 있어서, 상기 제1레지스터는 다수의 메모리셀을 포함하며, 메로리셀 각각은 상기 카운터값에 응답하는 상기 다수의 지시신호의 부분집합을 디스에이블하는 출력신호를 가지는 OR 게이트에 연결되는 것을 특징으로 하는 네트워크 어댑터.
  20. 제18항에 있어서, 상기 제1레지스터에 있는 상기 카운터값은 0과 양수사이에 있는 것을 특징으로 하는 네트워크 어댑터.
  21. 네트워크와 연결된 네트워크 트랜시버와 호스트 프로세서 및 호스트 소프트웨어 서브루틴을 구비한 호스트 시스템 사이에서 데이타를 전송하고 데이타의 전송에 웅답하는 상기 호스트 프로세서에 대하여 다수의 지시신호를 발생하는 네트워크 어댑터로서, 상기 다수의 지시신호의 부분집합을 선택적으로 디스에이블하고, 호스트 소프트웨어 서브루틴동안 레지스터에 기록하는 상기 호스트 프로세서에 응답하는 상기 지시신호의 부분집합을 선택적으로 디스에이블하는 레지스터를 구비하는 카운터 마스크 논리, 상기 카운티 마스크 논리에 연결되어, 개별적인 지시신호를 선택적으로 디스에이블하고, 레지스터에 대한 상기 호스트 프로세서에 의한 기록에 응답하는 개별적인 지시신호를 선택적으로 디스에이블하는 레지스터를 구비하는 지시 마스크 논리, 상기 지시마스크 논리에 연결되어, 높은 우선 개별적인 지시신호를 대표하는 개별적인 지시값을 저장하고, 호스트 소프트웨어 서브루틴동안 상기 호스트 프로세서에 의해 판독될 수 있는 제1지시 메모리 장소, 상기 지시 마스크논리에 연결되어, 낮은 우선 개별적인 지시신호를 대표하는 개별적인 지시값을 저장하고, 호스트 소프트웨어 서브루틴동안 상기 호스트 프로세서에 의해 판독될 수 있는 제2지시 메모리 장소, 상기 제1 및 제2지시 메모리장소에 연결되어, 개별적인 지시값을 선택적으로 디스에이블하고, 레지스터에 대한 상기 호스트 프로세서에 의한 기록에 응답하는 개별적인 지시값을 선택적으로 디스에이블하는 레지스터를 구비하는 인터럽트 마스크논리, 상기 인터럽트 마스크 논리에 연결되어, 개별적인 높은 우선 지시값을 대표하는 인터럽트값을 저장하고, 상기 호스트 프로세서에 의해 판독될 수 있는 제1인터럽트 메모리 장소, 상기 인터럽트 마스크 논리에 연결되어, 개별적인 낮은 우선 지시값을 대표하는 인터럽트값을 저장하고, 상기 호스트 프로세서에 의해 판독될 수있는 제2인터럽트 메모리 장소 및, 상기 제1 및 제2인터럽트 메모리 장소에 연결되어, 개별적인 인터럽트값에 응답하는 상기 호스트 프로세서에 대한 인터럽트 신호를 발생하는 인터럽트 수단으로 이루어지는 것을 특징으로 하는 네트워크 어댑터.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019950703189A 1993-02-02 1993-12-28 호스트 인터럽트 및 지시운용을 가지는 네트워크 어댑터 KR0161101B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US08/012,561 1993-02-02
US08/012,561 US5530874A (en) 1993-02-02 1993-02-02 Network adapter with an indication signal mask and an interrupt signal mask
US8/012,561 1993-02-02
PCT/US1993/012652 WO1994018627A2 (en) 1993-02-02 1993-12-28 Network adapter with host interrupt and indication management

Publications (2)

Publication Number Publication Date
KR960700479A true KR960700479A (ko) 1996-01-20
KR0161101B1 KR0161101B1 (ko) 1999-01-15

Family

ID=21755544

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950703189A KR0161101B1 (ko) 1993-02-02 1993-12-28 호스트 인터럽트 및 지시운용을 가지는 네트워크 어댑터

Country Status (9)

Country Link
US (1) US5530874A (ko)
EP (1) EP0682791B1 (ko)
JP (1) JPH08506674A (ko)
KR (1) KR0161101B1 (ko)
AT (1) ATE372552T1 (ko)
AU (1) AU675501B2 (ko)
CA (1) CA2152392C (ko)
DE (1) DE69334165T2 (ko)
WO (1) WO1994018627A2 (ko)

Families Citing this family (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5412782A (en) 1992-07-02 1995-05-02 3Com Corporation Programmed I/O ethernet adapter with early interrupts for accelerating data transfer
AU706450B2 (en) * 1993-07-06 1999-06-17 Tandem Computers Incorporated A processor interface circuit
GB2337836B (en) * 1995-02-23 2000-01-19 Sony Uk Ltd Data processing systems
US5797037A (en) * 1995-03-31 1998-08-18 Cirrus Logic, Inc. Interrupt request control logic reducing the number of interrupts required for I/O data transfer
JP2625402B2 (ja) * 1995-05-24 1997-07-02 日本電気株式会社 マイクロプロセッサ
US5740448A (en) * 1995-07-07 1998-04-14 Sun Microsystems, Inc. Method and apparatus for exclusive access to shared data structures through index referenced buffers
US5909582A (en) * 1996-04-26 1999-06-01 Nec Corporation Microcomputer having user mode interrupt function and supervisor mode interrupt function
US5941952A (en) * 1996-09-12 1999-08-24 Cabletron Systems, Inc. Apparatus and method for transferring data from a transmit buffer memory at a particular rate
US5922046A (en) * 1996-09-12 1999-07-13 Cabletron Systems, Inc. Method and apparatus for avoiding control reads in a network node
US5970229A (en) * 1996-09-12 1999-10-19 Cabletron Systems, Inc. Apparatus and method for performing look-ahead scheduling of DMA transfers of data from a host memory to a transmit buffer memory
US5999980A (en) * 1996-09-12 1999-12-07 Cabletron Systems, Inc. Apparatus and method for setting a congestion indicate bit in an backwards RM cell on an ATM network
US5995995A (en) * 1996-09-12 1999-11-30 Cabletron Systems, Inc. Apparatus and method for scheduling virtual circuit data for DMA from a host memory to a transmit buffer memory
US5966546A (en) 1996-09-12 1999-10-12 Cabletron Systems, Inc. Method and apparatus for performing TX raw cell status report frequency and interrupt frequency mitigation in a network node
US5881296A (en) * 1996-10-02 1999-03-09 Intel Corporation Method for improved interrupt processing in a computer system
US5854908A (en) * 1996-10-15 1998-12-29 International Business Machines Corporation Computer system generating a processor interrupt in response to receiving an interrupt/data synchronizing signal over a data bus
US6115776A (en) * 1996-12-05 2000-09-05 3Com Corporation Network and adaptor with time-based and packet number based interrupt combinations
US6098105A (en) * 1997-04-08 2000-08-01 International Business Machines Corporation Source and destination initiated interrupt method for message arrival notification
US6098104A (en) * 1997-04-08 2000-08-01 International Business Machines Corporation Source and destination initiated interrupts for message arrival notification, and related data structures
US6105071A (en) * 1997-04-08 2000-08-15 International Business Machines Corporation Source and destination initiated interrupt system for message arrival notification
US6012121A (en) * 1997-04-08 2000-01-04 International Business Machines Corporation Apparatus for flexible control of interrupts in multiprocessor systems
US5875342A (en) * 1997-06-03 1999-02-23 International Business Machines Corporation User programmable interrupt mask with timeout
US6243785B1 (en) * 1998-05-20 2001-06-05 3Com Corporation Hardware assisted polling for software drivers
US6189067B1 (en) * 1999-01-26 2001-02-13 3Com Corporation System and method for dynamically selecting interrupt quantity threshold parameters
US6192440B1 (en) * 1999-01-26 2001-02-20 3Com Corporation System and method for dynamically selecting interrupt storage time threshold parameters
US6351785B1 (en) * 1999-01-26 2002-02-26 3Com Corporation Interrupt optimization using varying quantity threshold
US6574694B1 (en) * 1999-01-26 2003-06-03 3Com Corporation Interrupt optimization using time between succeeding peripheral component events
US6529986B1 (en) * 1999-01-26 2003-03-04 3Com Corporation Interrupt optimization using storage time for peripheral component events
US6189066B1 (en) * 1999-01-26 2001-02-13 3Com Corporation System and method for dynamically selecting interrupt time interval threshold parameters
US6137734A (en) * 1999-03-30 2000-10-24 Lsi Logic Corporation Computer memory interface having a memory controller that automatically adjusts the timing of memory interface signals
US6526514B1 (en) * 1999-10-11 2003-02-25 Ati International Srl Method and apparatus for power management interrupt processing in a computing system
US6754755B1 (en) * 2000-08-10 2004-06-22 Hewlett-Packard Development Company, L.P. Service request system using an activity indicator to reduce processing overhead
US6889278B1 (en) * 2001-04-04 2005-05-03 Cisco Technology, Inc. Method and apparatus for fast acknowledgement and efficient servicing of interrupt sources coupled to high latency paths
DK2027873T3 (en) 2001-07-02 2015-11-09 Zoetis Services Llc Single Dose Vaccination with Mycoplasma hyopneumoniae
US20040128418A1 (en) * 2002-12-30 2004-07-01 Darren Abramson Mechanism and apparatus for SMI generation
US7389496B2 (en) * 2003-07-02 2008-06-17 Agere Systems Inc. Condition management system and a method of operation thereof
US7596779B2 (en) * 2004-02-19 2009-09-29 Agere Systems Inc. Condition management callback system and method of operation thereof
US20120166687A1 (en) * 2010-12-22 2012-06-28 Stmicroelectronics, Inc. Computer Architecture Using Shadow Hardware
US11476928B2 (en) 2020-03-18 2022-10-18 Mellanox Technologies, Ltd. TDMA networking using commodity NIC/switch
US11336383B2 (en) 2020-06-24 2022-05-17 Mellanox Technologies, Ltd. Packet scheduling system with desired physical transmission time for packets
US11388263B2 (en) 2020-10-11 2022-07-12 Mellanox Technologies, Ltd. Packet transmission using scheduled prefetching
US11711158B2 (en) 2021-06-28 2023-07-25 Mellanox Technologies, Ltd. Accurate time-stamping of outbound packets

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1397438A (en) * 1971-10-27 1975-06-11 Ibm Data processing system
JPS55123736A (en) * 1979-03-16 1980-09-24 Hitachi Ltd Interrupt control system
GB2212291B (en) * 1980-08-14 1989-11-29 Marconi Co Ltd Sighting system
DE3472177D1 (en) * 1983-07-19 1988-07-21 Nec Corp Apparatus for controlling a plurality of interruption processings
US4631659A (en) * 1984-03-08 1986-12-23 Texas Instruments Incorporated Memory interface with automatic delay state
JPS619748A (ja) * 1984-06-25 1986-01-17 Nec Corp 入出力制御装置
JPS6118059A (ja) * 1984-07-05 1986-01-25 Nec Corp メモリ回路
US4768149A (en) * 1985-08-29 1988-08-30 International Business Machines Corporation System for managing a plurality of shared interrupt handlers in a linked-list data structure
US4933846A (en) * 1987-04-24 1990-06-12 Network Systems Corporation Network communications adapter with dual interleaved memory banks servicing multiple processors
JPH01126751A (ja) * 1987-11-11 1989-05-18 Fujitsu Ltd グルーピング装置
JPH0769783B2 (ja) * 1987-11-16 1995-07-31 日本電気株式会社 例外処理方式
US5161228A (en) * 1988-03-02 1992-11-03 Ricoh Company, Ltd. System with selectively exclusionary enablement for plural indirect address type interrupt control circuit
JP2591181B2 (ja) * 1989-09-22 1997-03-19 日本電気株式会社 マイクロコンピュータ
JP2855298B2 (ja) * 1990-12-21 1999-02-10 インテル・コーポレーション 割込み要求の仲裁方法およびマルチプロセッサシステム
US5179704A (en) * 1991-03-13 1993-01-12 Ncr Corporation Method and apparatus for generating disk array interrupt signals
WO1992021081A1 (en) * 1991-05-17 1992-11-26 Zenith Data Systems Corporation Suspend/resume capability for a protected mode microprocessor and hard disk, and idle mode implementation
JP3176093B2 (ja) * 1991-09-05 2001-06-11 日本電気株式会社 マイクロプロセッサの割込み制御装置
US5319752A (en) * 1992-09-18 1994-06-07 3Com Corporation Device with host indication combination

Also Published As

Publication number Publication date
US5530874A (en) 1996-06-25
ATE372552T1 (de) 2007-09-15
DE69334165D1 (de) 2007-10-18
EP0682791A4 (en) 1999-02-03
WO1994018627A2 (en) 1994-08-18
EP0682791B1 (en) 2007-09-05
JPH08506674A (ja) 1996-07-16
WO1994018627A3 (en) 1994-09-29
AU5987394A (en) 1994-08-29
EP0682791A1 (en) 1995-11-22
AU675501B2 (en) 1997-02-06
KR0161101B1 (ko) 1999-01-15
DE69334165T2 (de) 2008-05-29
CA2152392A1 (en) 1994-08-18
CA2152392C (en) 2000-11-07

Similar Documents

Publication Publication Date Title
KR960700479A (ko) 호스트 인터럽트 및 지시운용을 가지는 네트워크 어댑터(network adapter with host interrupt and indication management)
CN100568187C (zh) 一种用于对调试消息进行掩码的方法和装置
US4484266A (en) Externally specified index peripheral simulation system
CN101449262B (zh) 多端口存储器件中的端口间通信
US4282572A (en) Multiprocessor memory access system
EP0701206B1 (en) Emulator with function for detecting illegal access to special function register
KR920018592A (ko) 컴퓨터 시스템 인터페이스
SE429692B (sv) Flerprocessordator med ett gemensamt dataminne
US4199810A (en) Radiation hardened register file
SE447171B (sv) Databehandlingssystem
JPH0561822A (ja) データ事象記録装置およびｏｅｍｉチヤネル活性のモニタ 装置
EP1695224B1 (en) Driver transparent message signaled interrupts
KR900015008A (ko) 데이터 프로세서
KR910001522A (ko) 데이타 전송방법과 이 방법을 사용한 데이타 처리 시스템
US4320450A (en) Protection apparatus for multiple processor systems
GB1602422A (en) Control of processors for data processing systems
US3432810A (en) Addressing system for a computer employing a plurality of local storage units in addition to a main memory
KR920008602A (ko) 번지공간을 공유하는 다수의 입출력장치를 구비한 컴퓨터 시스템 및 입출력장치와 프로세서간의 통신 관리방법
US3781811A (en) Memory protective systems for computers
SU911527A1 (ru) Пульт управлени мультипроцессорной вычислительной машины
KR930005840B1 (ko) 프로세서 구별방법
KR910008568A (ko) 퍼스널 컴퓨터 패리티 체크 시스템
SU526876A1 (ru) Устройство дл управлени диагностикой каналов
KR890002468B1 (ko) 데이타처리 시스템의 주기억 고장 어드레스 제어시스템
JP2752834B2 (ja) データ転送装置

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee