KR920015739A

KR920015739A - 클럭가변회로

Info

Publication number: KR920015739A
Application number: KR1019910000385A
Authority: KR
Inventors: 홍현석
Original assignee: 문정환; 금성일렉트론 주식회사
Priority date: 1991-01-12
Filing date: 1991-01-12
Publication date: 1992-08-27
Also published as: KR930005653B1

Abstract

내용 없음

Description

클럭가변회로

본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음

제2도는 본 발명에 따른 클럭가변회로도. 제3(A) 내지 (X)는 제2도에 따른 각부 타이밍도.

Claims

가변모드입력을 2 to 4디코딩하여 1차, 2차 쉬프트시킨 후 제1, 2출력을 오아링하고, 그 오아링신호 및 제3, 4출력을 각기 분주선택신호(REQ₂), (REQ₄), (REQ₈)로 출력하는 가변선택신호발생부(10)와, 입력클럭(CLKIN)을 8비트카운트함과 아울러 그 리플캐리신호(R_C)에 동기시켜 상기 분주선택신호(REQ₂), (REQ₄), (REQ₈)를 래치시킨 후 그 래치된 신호에 따라 상기8비트카운트에 따른 2, 4, 8 분주클럭(Q_A), (Q_B), (Q_C)중 하나를 선택스위칭하여 출력하는 가변스위칭부(40)와, 상기 가변선택신호발생부(10)의 디코딩 제1출력의 1차 쉬프트 및 2차 쉬프트 출력을 입력받아 상호배타적일때 분주클럭선택모드와분주안된 클럭선택모드의 변화시점으로 검출하여 원펄스의 가변모드선택검출신호(SETLH), (SETHL)를 출력하는 가변모드선택검출부(20)와, 상기 가변모드선택검출신호(SETLH), (SETHL)를 상기 클럭가변스위칭부(40)의 카운팅리플캐리신호(R_C)에따라 래치시켜 이에따른 가변모드선택신호(SPEEDSEL)를 발생하는 가변모드선택신호발생부(31)와, 그 가변모드선택신호(SPEEDSEL)에따라 클럭가변스위칭부(40)의 출력인 분주클럭 또는 분주안된 입력클럭(CLKIN)을 선택하여 최종출력(CLKOUT)하는 가변클럭출럭부(50)로 구성하여 된 것을 특징으로 하는 클럭가변회로.
제1항에 있어서, 가변선택신호발생부(10)는 모드선택입력〔MODE_{(1 : 0)}〕에 따라 디코딩하여 출력(Y0N-Y3N)하는 디코더(11)와, 그 디코더(11)의 출력(Y0N-Y3N)을 반전시키는 인버터(I₁₁-I₁₄)와, 그 인버터(I₁₁-I₁₄)의 출력을 1차 쉬프트시키는 제1레지스터(12)와, 그 제1레지스터(12)의 출력을 2차 쉬프트시켜 제3, 4출력(Q₃), (Q₄)을 분주선택신호(REQ₄), (REQ₈)로 출력하는 제2레지스터(13)와, 그 제2레지스터(13)의 제1, 2출력(Q₁), (Q₂)을 오아링하여 분주선택신호(REQ2)로 출력하는 오아게이트(OR₁₁)로 구성된 것을 특징으로 하는 클럭가변회로.
제1항에 있어서, 클럭가변스위칭부(40)는 입력클럭(CLKIN)을 인버터(I₄₁)를 통해 입력받아 8비트 카운팅하여 2, 4, 8 분주클럭(Q_A), (Q_B), (Q_C) 및 리플캐리(R_C)출력을 하는 카운터(41)와, 그 카운터(41)의 리플캐리(R_C)출력 및 상기 인버터(I₄₁)의출력을 앤드게이트(AN₄₁)를 통해 합하여 클럭신호로 인가받아 상기 분주선택신호(REQ₂), (REQ₄), (REQ₈)를 래치시키는 레지스터(42)와, 그 레지스터(42)의 출력(Q₀-Q₂)과 상기 카운터(41)의 분주클럭(Q_A), (Q_B), (Q_C)을 각기 앤드조합하는 앤드게이트(AN₄₂-AN₄₄)와, 그 앤드게이트(AN₄₂-AN₄₄)의 출력을 노아게이트(NOR₄₁)를 통해 입력(D)받아 상기 인버터(I₄₁)의 출력클럭에동기하여 반전출력(Q_N)을 분주클럭출력으로 하는 플립플롭(F₄₁)으로 구성된 것을 특징으로 하는 클럭가변회로.
제1항에 있어서, 가변모드선택검출부(20)는 상기 가변선택신호발생부(10)의 디코딩 제1 출력의 1차 쉬프트 및 2차 쉬프트출력을 각기 직접 및 인버터(I₂₁)를 통해서와 인버터(I₂₂) 통해서 및 직접 인가받아 조합하는 앤드게이트(AN₂₁), (AN₂₂)와,그 앤드게이트(AN₂₁), (AN₂₂)의 출력에 따라 원펄스가변모드선택검출신호(SETLH), (SETHL)를 출력하는 플립플롭(F₂₁), (F₂₂)으로 구성된 것을 특징으로 하는 클럭가변회로.
제1항에 있어서, 가변모드선택신호발생부(30)는 상기 가변모드선택검출신호(SETLH), (SETHL)를 래치시키는 플립플롭(F₃₁),(F₃₂)과, 상기 카운터(41)의 리플캐리(R_C)출력을 래치시키는 플립플롭(F₃₃)과, 그 플립플롭(F₃₃)의 풀력을 조합하는 앤드게이트(AN₃₁), (AN₃₂)와 그앤드게이트(AN₃₁), (AN₃₂)의 출력을 각기 래치시키는 플립플롭(F₃₄), (F₃₅)와, 그 플립플롭(F₃₄), (F₃₅)의 비반전출력을 리세트신호(RESET)와 각기 조합하여 상기 플립플롭(F₃₁), (F₃₂)의 클리어신호로 각기 인가시키는 노아게이트(NOR₃₁), (NOR₃₂)와, 상기 플립플롭(F₃₄), (F₃₅)의 반전출력을 각기 세트, 리세트신호로 인가받아 반전출력을 가변모드선택신호(SPEEDSEL)로 출력하는 RS플립플롭부(31)로 구성된 것을 특징으로 하는 클럭가변회로.
제1항에 있어서, 가변클럭출력부(50)는 분주안된 입력클럭(CLKIN)과 상기 클럭가변스위칭부(40)의 출력인 분주클럭을 상기 가변모드선택신호(SPEEDSEL)에 따라 선택하는 멀티플렉서(51)와, 그 멀티플렉서(51)의 출력을 반전시켜 가변클럭출력(CLKOUT)하는 인버터(I₅₁)로 구성된 것을 특징으로 하는 클럭가변회로.

※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.