KR920015555A - 노이즈면역 개선을 위한 메모리셀의 구조 - Google Patents
노이즈면역 개선을 위한 메모리셀의 구조 Download PDFInfo
- Publication number
- KR920015555A KR920015555A KR1019910000850A KR910000850A KR920015555A KR 920015555 A KR920015555 A KR 920015555A KR 1019910000850 A KR1019910000850 A KR 1019910000850A KR 910000850 A KR910000850 A KR 910000850A KR 920015555 A KR920015555 A KR 920015555A
- Authority
- KR
- South Korea
- Prior art keywords
- memory cell
- cell structure
- noise immunity
- immunity improvement
- grounded
- Prior art date
Links
- 230000036039 immunity Effects 0.000 title 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims 1
- 229920005591 polysilicon Polymers 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/48—Data lines or contacts therefor
- H10B12/482—Bit lines
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/48—Data lines or contacts therefor
- H10B12/488—Word lines
Landscapes
- Semiconductor Memories (AREA)
- Semiconductor Integrated Circuits (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
내용 없음
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제 2a 도는 본 발명의 구조 단면도. 제 2b 도는 본 발명의 회로도.
Claims (1)
- 하측에 형성된 워드라인상에 내부 노이즈의 차단을 위해 1차 차폐층으로서 그라운드되고 도우프된 소정두께의 폴리실리콘막을 형성하고, 상측에 형성된 비트라인 상에는 외부 노이즈의 차단을 위해 2차 차폐층으로서 그라운드된 소정두께의 금속막을 형성하며, 상기 워드라인과 비트라인 및 1, 2차 차폐층 사이에는 절연막을 형성하는 것을 특징으로 하는 노이즈면역 개선을 위한 메모리 셀의 구조.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019910000850A KR930008069B1 (ko) | 1991-01-18 | 1991-01-18 | 노이즈면역 개선을 위한 메모리셀의 구조 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019910000850A KR930008069B1 (ko) | 1991-01-18 | 1991-01-18 | 노이즈면역 개선을 위한 메모리셀의 구조 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR920015555A true KR920015555A (ko) | 1992-08-27 |
| KR930008069B1 KR930008069B1 (ko) | 1993-08-25 |
Family
ID=19310044
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019910000850A KR930008069B1 (ko) | 1991-01-18 | 1991-01-18 | 노이즈면역 개선을 위한 메모리셀의 구조 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR930008069B1 (ko) |
-
1991
- 1991-01-18 KR KR1019910000850A patent/KR930008069B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR930008069B1 (ko) | 1993-08-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR920015527A (ko) | 반도체장치 | |
| KR900003896A (ko) | 반도체 메모리와 그 제조방법 | |
| KR910005462A (ko) | 다이나믹 랜덤 액세스 메모리 디바이스 | |
| KR920018953A (ko) | 동적램과 그의 제조공정 | |
| KR920001533A (ko) | 반도체 집적회로 | |
| KR920015555A (ko) | 노이즈면역 개선을 위한 메모리셀의 구조 | |
| KR930006949A (ko) | 반도체 장치 | |
| ES2109311T3 (es) | Circuito integrado que utiliza celulas sram. | |
| KR920005326A (ko) | 반도체소자의 노이즈 방지방법 | |
| KR900005601A (ko) | 스택 dram 제조방법 | |
| KR910016103A (ko) | 반도체장치 | |
| KR890001171A (ko) | 반도체 장치의 폴리사이드 구조 | |
| KR920015447A (ko) | 반도체 소자의 유전체막 형성방법 | |
| KR970060385A (ko) | 가드링을 구비하는 반도체장치 및 이를 이용한 콘택 형성방법 | |
| KR970018225A (ko) | 게이트 유전막 및 형성방법 | |
| KR900013631A (ko) | 고집적 적층 커패시터 메모리셀 | |
| KR930001428A (ko) | 반도체장치의 제조방법 | |
| KR930015003A (ko) | Dram 셀 구조 | |
| KR920001733A (ko) | 스태틱 ram 셀 | |
| KR910013551A (ko) | 2층 다결정실리콘을 이용한 sram셀의 저항증가 방법 | |
| KR920003548A (ko) | 다층구조소자의 게이트 형성방식 | |
| KR920013595A (ko) | 기억소자의 구조 | |
| KR920015568A (ko) | 메모리 집적회로의 트랜지스터 제조방법 | |
| KR920015569A (ko) | 폴리플러그를 이용한 dram의 비트라인 제조방법 | |
| KR950002047A (ko) | 낸드형 롬 셀 구조 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20090720 Year of fee payment: 17 |
|
| LAPS | Lapse due to unpaid annual fee |