KR920013715A - 커패시터 제조 방법 - Google Patents
커패시터 제조 방법 Download PDFInfo
- Publication number
- KR920013715A KR920013715A KR1019900020494A KR900020494A KR920013715A KR 920013715 A KR920013715 A KR 920013715A KR 1019900020494 A KR1019900020494 A KR 1019900020494A KR 900020494 A KR900020494 A KR 900020494A KR 920013715 A KR920013715 A KR 920013715A
- Authority
- KR
- South Korea
- Prior art keywords
- forming
- polysilicon
- storage node
- patterning
- capacitor manufacturing
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title description 2
- 239000003990 capacitor Substances 0.000 title 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims 4
- 229920005591 polysilicon Polymers 0.000 claims 4
- 238000000059 patterning Methods 0.000 claims 2
- 230000015572 biosynthetic process Effects 0.000 claims 1
- 238000005530 etching Methods 0.000 claims 1
- 238000002955 isolation Methods 0.000 claims 1
- 125000006850 spacer group Chemical group 0.000 claims 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/03—Making the capacitor or connections thereto
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
Abstract
내용 없음
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 본 발명의 제조 공정을 나타낸 단면도.
Claims (1)
- 격리영역과 액티브 트랜지스터를 형성하고 측벽 스페이서를 형성한후 얇은 Si3N4막을 형성하고 패터닝하는공정과, 폴리실리콘 버피층을 두껍게 형성하고 패터닝 후 제1CVD산화막을 형성하고 콘택홀을 형성한 후 제1스토리지 노드용 폴리실리콘을 형성하는공정과, RIE에처로 상기 제1스토리지 노드용 폴리실리콘을 에치 백하고 제1CVD산화막을 제거하는 공정과, 다시 제2CVD산화막을 형성하고 시프트 어라인시켜 콘택홀을 형성한후 제2스토리지 노드용 폴리실리콘을 형성하는 공정을 차례로 실시하여서 이루어짐을 특징으로 하는 커패시터 제조방법.※ 참고사항 : 최초출원 내용에 의하여 공개되는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019900020494A KR930009584B1 (ko) | 1990-12-13 | 1990-12-13 | 커패시터 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019900020494A KR930009584B1 (ko) | 1990-12-13 | 1990-12-13 | 커패시터 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR920013715A true KR920013715A (ko) | 1992-07-29 |
| KR930009584B1 KR930009584B1 (ko) | 1993-10-07 |
Family
ID=19307462
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019900020494A KR930009584B1 (ko) | 1990-12-13 | 1990-12-13 | 커패시터 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR930009584B1 (ko) |
-
1990
- 1990-12-13 KR KR1019900020494A patent/KR930009584B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR930009584B1 (ko) | 1993-10-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR920013715A (ko) | 커패시터 제조 방법 | |
| KR940016887A (ko) | 반도체 소자의 미세 게이트전극 형성방법 | |
| KR920015566A (ko) | 메모리 셀 제조방법 | |
| KR930015007A (ko) | 디램 셀 제조방법 | |
| KR920007243A (ko) | 실린더형 스택 커패시터 셀 제조방법 | |
| KR920015536A (ko) | 디램셀의 스택커패시터 제조방법 | |
| KR920015532A (ko) | 디램 셀 제조방법 | |
| KR920003468A (ko) | 2층의 다결정 실리콘막을 이용한 모스 제조방법 | |
| KR910017684A (ko) | 메모리 셀 커패시터 제조방법 | |
| KR930018721A (ko) | 디램 셀의 캐패시터 저장전극 제조방법 | |
| KR920015596A (ko) | 스택 커패시터 제조방법 | |
| KR930005205A (ko) | 캐패시턴스 증가 디램(dram)의 제조방법 | |
| KR930015006A (ko) | 디램의 커패시터 제조방법 | |
| KR920022514A (ko) | 디램 셀의 커패시터 제조방법 | |
| KR920010916A (ko) | 반도체 메모리 셀 제조방법 | |
| KR920020605A (ko) | 비트라인의 측벽을 이용한 커패시터 제조 방법 | |
| KR930015005A (ko) | 디램셀의 제조방법 | |
| KR940003027A (ko) | 디램셀의 제조방법 | |
| KR930001424A (ko) | 반도체 dram 소자의 캐패시터 제조방법 | |
| KR950021548A (ko) | 반도체 메모리장치의 커패시터 및 이의 제조방법 | |
| KR920005389A (ko) | 디스포저블 게이트 측벽 커패시터 셀 제조방법 | |
| KR920015534A (ko) | 스택 커패시터 제조방법 | |
| KR920020604A (ko) | 반도체 장치의 커패시터 제조방법 | |
| KR930009082A (ko) | 트랜치형 dram셀 제조방법 | |
| KR920008924A (ko) | 메모리 셀 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| G160 | Decision to publish patent application | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20070914 Year of fee payment: 15 |
|
| LAPS | Lapse due to unpaid annual fee |