KR920009663B1

KR920009663B1 - 발광다이오드 어레이 구동회로

Info

Publication number: KR920009663B1
Application number: KR1019890020453A
Authority: KR
Inventors: 고명룡; 이희
Original assignee: 삼성전자 주식회사; 김광호
Priority date: 1989-12-30
Filing date: 1989-12-30
Publication date: 1992-10-22
Also published as: KR910013040A

Abstract

내용 없음.

Description

발광다이오드 어레이 구동회로

첨부도면은 발명의 발광 다이오드 어레이 구동회로도이다.

* 도면의 주요부분에 대한 부호의 설명

10 : 시프트 레지스터 20 : 디코더

30 : 래치회로부 40 : 인에이블 신호발생부

50 : 선택회로부 60 : 조합구동회로부

본 발명은 여러 가지의 구동전류로서 발광 다이오드(LED) 어레이를 구동시킬 수 있는 회로에 관한 것이다.

종래의 발광다이오드 구동회로는 오로지 하나의 구동 전류로서 발광다이오드 어레이를 구동시키는 전류구동 방식으로 되어 있기 때문에 구동회로에 대한 공정조건이 변화하면 원하는 구동전류를 얻기가 힘들며, 또한 공정 조건의 변화로 발광 다이오드 어레이 특성도 불균일해지지 때문에 한가지 구동전류 방식으로는 제품의 양산에 적용하기 힘들 문제점이 있었다.

본 발명은 상기한 종래기술의 문제점을 해결하기 위한 것으로서, 16가지의 전류중 하나를 선택하여 발광다이오드 어레이를 구동시킬 수 있는 어레이 구동회로를 제공하는데 그 목적이 있다.

이하, 첨부된 도면에 의거하여 본 발명의 실시예를 상세히 설명한다.

첨부도면은 본 발명의 발광 다이오드 어레이 구동 회로도를 나타낸 것이다.

도면을 참조하면, 본 발명의 발광 다이오드 어레이 구동회로는 반전 게이트(G5-G7)를 통해 반전된 클럭신호(CLK1)에 동기되어 입력 데이터(Din)를 시프트시키는 시프트 레지스터(10)와, 입력 신호(11,12)를 디코딩하여 래치회로부(30)의 래치(L1-L4)중 하나를 선택하기 위한 신호를 발생하는 디코더(20)와, 반전 게이트(G1-G4)를 통하여 반전되는 상기 디코더(20)의 출력신호(O1,O2,O3,O4)에 동기되어 상기 시프트 레지스터(10)의 출력신호를 래치하는 래치(L1-L4)로 구성되는 래치회로부(30)와, 반전 게이트(G19)를 통한 클럭신호(CLK2)에 동기되어 상기 시프트 레지스터(10)의 출력신호(Q)를 래치시키는 래치(L5)의 출력신호(Q5)오, 반전 게이트(G20,G21)를 통한 데이터 인에이블신호(EN)를 낸드 게이트(G8)의 입력으로 하여 선택회로부(50)에 인에이블신호를 발생하는 인에이블 신호 발생부(40)와, 상기 래치회로부(30)의 래치(L1-L4) 출력(Q1-Q4)과 상기 인에이블 신호발생부(40)의 출력을 입력하여 발광 다이오드 어레이의 특성에 맞는 구동전류를 선택하기 위한 선택 회로부(50) 및 상기 선택회로부(50)의 출력을 조합하여 출력단(OUT)을 통하여 구동전류를 출력하는 조합구동 회로부(60)로 이루어졌다.

상기 선택회로부(50) 및 조합구동부(60)의 구성에 대하여 상세히 설명하면, 구동회로부(50)는 상기 래치(L1-L4)의 출력(Q1-Q4), 반전 게이트(G9)를 통한 인에이블 신호가 낸드 게이트(G10-G13)에 각각 인가되고, 이 낸드 게이트(G10-G13)의 출력 및 반전게이트(G15-G18)를 통한 반전 출력이 트랜지스터(M1-M3), (M4-M6), (M7-M9), (M10-M12)의 게이트 단자에 인가되며, 또한, 상기 인에이블 신호 및 그의 반전된 신호가 트랜지스터(M13-15)의 게이트에 인가되고, 이 트랜지스터들의 구동에 따라 조합 구동부(60)의 트랜지스터(D0-D4)가 구동되고 그의 구동에 따라 조합된 구동전류가 출력단 (OUT)을 통하여 출력되도록 연결 구성하였다.

상기와 같이 구성된 본 발명의 동작을 상세히 설명한다. 시프트 레지스터(10)는 반전 게이트(G5-G7)를 통한 클럭 신호(CLK1)에 동기되어 입력단에 인가되는 입력데이타(Din)를 시프트시키고, 디코더(20)는 입력단(I1,I2)에 인가되는 신호를 디코딩하여 래치회로부(30)의 출력에 의해 선택된 래치(L1-L4)에 상기 시프트 레지스터(10)에 시프트된 데이터가 래치된다.

이때, 디코더(20)의 출력신호(O1,O2,O3,O4)에 따른 래치(L1-L4)의 선택은 (표 1)에 나타낸 바와같은데, 입력(I1,I2)이 모두 로우상태인 경우에는 출력(O1)만이 하이상태가 되어 래치(L1)가 선택되고 입력(I1,I2)이 하이, 로우 또는 로우, 하이인 경우에는 출력(O2) 또는 (O3)만이 하이가 되어 래치(L2)나 (L3)가 선택되어지며, 모두 하이상태인 경우에는 출력(O4)만이 하이가 되어 래치(L4)가 출력된다.

[표 1]

이와 동시에, 인에이블신호 발생부(30)의 래치(L5)는 반전 게이트(G19)를 거친 클럭신호(CLK2)에 동기되어 상기 시프트 레지스터(10)에 의해 시프트된 데이터를 래치하고, R 출력(Q5)이 반전 게이트(G20,G21)를 통한 데이터 인에이블신호(EN)와 함께 낸드 게이트(G8)에 인가되어 논리 조합된 후 반전 게이트(G9)에 의해 반전되어 선택회로(50)에 인에이블신호로서 출력하게 된다.

선택회로부(50)는 상기 인에이블신호 발생부(40)의 출력 신호가 낸드게이트(G10-G13)의 한 입력에 인가되고, 다른 입력에는 사익 래치회로부(30)의 래치(L1-L4)의 출력 (Q1-Q4)이 각각 인가된다. 상기 낸드 게이트(G10,G11,G12,G13G)의 출력에 따라 트랜지스터(M1-M15)가 구동되어 조하부동회로부(60)의 트랜지스터(D0-D4)를 구동하게 된다.

이때, 상기 구동회로부(60)의 트랜지스터(D0-D4)는 다음의 표 2와 같이 구동전류를 얻을 수 있도록 그 크기가 미리 설정되어 있다.

[표 2]

그러므로, 상기 구동 트랜지스터(D0-D4)의 온, 오프 상태의 조합에 따라 다음의 16가지의 전류를 만들어서 출력단(OUT)을 통하여 출력하므로써 발광 다이오드 어레이의 특성에 맞게 구동전류를 선택하여 발광다이오드 어레이를 구동시킬 수 있게 된다.

이때, 16가지 전류의 경우의 수를 살펴보면, 표 3과 같다.

[표 3]

상기한 16가지의 전류값을 얻을 수 있는 동작을 예를 들어 설명하면 다음과 같다.

출력단을 통하여 5.75mA의 전류를 출력하는 경우를 예를 들어 설명한다. 이 경우는 표 3에서 보듯이 D0, D1 다이오드가 선택된 경우이다.

먼저, 조합구동회로부(60)의 트랜지스터를 구동시키기 위해서, 하이상태의 신호(Din)가 시프트 레지스터(10)의 입력단(D)에 인가되고, 시프트 레지스터는 클럭단자(LCK1)에 하이상태의 펄스가 입력되면 입력단에 인가된 데이터를 래치회로부(30)의 각각의 래치(L1-L4)의 입력단으로 각각 출력한다.

이때, 상기 래치(L1-L4)는 디코더(20)의 출력에 의해 선택되어지므로, 상기와 같은 경우에는 디코더(20)의 출력(O1)만이 하이가 되어 래치(L1)가 선택되어진다. 그러므로 시프트 레지스터(10)에서 출력된 데이터는 래치회로(30)의 래치(L1)에 래치된다.

이때, 클럭신호에 의해 동기되는 래치(L5)는 항상 선택되어 래치(L5)를 통하여 하이상태의 신호가 출력되어진다. 따라서, 이 하이상태의 출력신호는 낸드 게이트(G8)의 한 입력에 인가된다. 한편, 낸드 게이트(G8)의 다른 입력에는 인에이블신호(EN)가 입력되므로, 이 인에이블신호(EN)가 하이가 되면, 낸드 게이트(G8)의 출력은 로우가 된다.

이 낸드 게이트(G8)의 하이상태 출력은 반전 게이트(G9)를 거쳐 로우상태로 반전된 후 낸드 게이트(G10-G13)의 입력에 인가된다. 그리고 디코더(20)에 의해 선택된 래치(L1)의 출력이 하이레벨로서 낸드 게이트(G10)에 인가되므로 낸드 게이트(G10)의 출력은 로우상태가 되고, 낸드 게이트(G11-G13)의 출력은 하이가 된다.

그러므로, 상기 낸드 게이트(G8,G10-G13)의 출력 및 그의 반전된 출력이 모스 트랜지스터(M1-M15)의 게이트 단자에 인가되는데, 낸드 게이트(G10)의 출력이 로우로, 반전 게이트(G15)를 통해 반전된 출력이 하이가 되어 트랜지스터(M1,M2)이 온이 되므로, 전원저압(Vcc)이 조합 구동회로부(60)의 모스 트랜지스터(D1)의 게이트단자에 인가되므로 온이 된다.

또한, 상기 낸드 게이트(G8)의 출력 및 반전 게이트(G14)를 통한 그의 반전출력이 게이트 단자에 인가되는 트랜지스터(M13-M15)중 트랜지스터(M13,14)가 온이 되어 트랜지스터들을 통하여 전원전압(Vcc)이 트랜지스터(DO)의 게이트단자에 인가되므로 트랜지스터(D0)도 구동된다.

이때, 상기 트랜지스터(DO)는 인에이블신호 발생부(40)의 출력신호에 의해서만 구동되기 때문에, 상기 래치(L1-L4)의 입력에 관계하는 트랜지스터(D1-D4)와는 달리 항상 온되어 있다. 표 3에서 보듯이 경우의 수 모두에는 D0이 포함되어 있음에 유의한다.

한편, 낸드 게이트(G11-G13)의 출력은 하이이고, 각각의 반전 게이트(G16-G18)를 통한 그의 출력은 로우가 되어 트랜지스터(M4-M12)의 게이트단자에 각각 인가되므로, 트랜지스터(M6,M9,M12)만이 온이 되어 조합구동회로부(60)의 트랜지스터(D2-D4)의 게이트단자에는 로우상태의 신호가 입력된다. 따라서, 트랜지스터(D2-D4는 모두 오프된다.

그러므로, 출력단(OUT)을 통하여 2번째 경우의 수에 해당하는 전류 즉, OUT=D0+D1의 합인 5.75mA의 전류가 흐르게 된다.

따라서 상기 16가지의 전류치중 발광 다이오드 특성에 맞는 전류를 선택하여 발광 다이오드를 구동하므로써 발광 다이오드의 특성인 광의 균일성을 얻을 수 있다.

상기한 바와같은 본 발명에 의하면, 불균일한 특성을 갖고 있는 발광 다이오드 어레이를 그의 특성에 맞는 전류치로 구동시키므로써 광의 균일성을 얻을 수 있으며, 또한 광의 균일성을 얻어낼 수 있으므로 본 발명을 발광 다이오드 프린터, 발광 다이오드 팩시밀리 및 발광 다이오드 복사기에 응용하여 상기 제품의 양산에 기여할 수 있는 이점이 있다.

Claims

반전 게이트(G5-G7)를 통해 반전된 클럭신호(CLK1)에 동기되어, 입력 데이터(Din)를 시프트시키는 시프트 레지스터(10)와, 입력 신호(I1,I2)를 디코딩하여 래치회로부(30)의 래치(L1-L4) 중 하나를 선택하기 위한 신호를 발생하는 디코더(20)와, 반전 게이트(G1-G4)를 통하여 반전되는 상기 디코더(20)의 출력 신호(01,O2,03,04)에 동기되어 상기 시프트 레지스터(10)의 출력신호를 래치하는 래치(L1-L4)로 구성되는 래치회로부(30)와, 반전 게이트(G19)를 통한 클럭신호(CLK2)에 동기되어 상기 시프트 레지스터(10)의 출력신호(Q)를 래치시키는 래치(L5)의 출력신호(Q5)와, 반전게이트(G20,G21)를 통한 데이터 인에이블신호(EN)를 낸드 게이트(G8)의 입력으로 하여 선택회로부(50)에 인에이블신호를 발생하는 인에이블 신호 발생부(40)와, 상기 래치회로부(30)의 래치(L1-L4)출력(Q1-Q4)과 상기 인에이블 신호발생부(40)의 출력을 입력하여 발광 다이오드 어레이의 특성에 맞는 구동전류를 선택하기 위한 선택 회로부(50) 및 상기 선택회로부(50)의 출력을 조합하여 출력단(OUT)을 통해 구동전류를 출력하는 조합구동회로부(60)로 이루어지고, 상기 선택회로부(50) 및 조합구동회로부(60)는 상기 래치(L1-L4)의 출력 (Q1-Q4)과, 반전 게이트(G9)를 통한 인에이블 신호가 낸드 게이트(G10-G13)에 각각 인가되고, 이 낸드 게이트(G10-G13)의 출력 및 반전 게이트(G15-G18)를 통한 반전 출력이 트랜지스터(M1-M3), (M4-M6), (M10-M12)의 게이트 단자에 인가되며, 상기 인에이블신호 및 그의 반전된 신호가 트랜지스터(M13-M15)의 게이트에 인가되어서, 이 트랜지스터들의 구동에 따라 조합구동부(60)의 트랜지스터(D0-D4)가 구동되고 그의 구동에 따라 조합된 구동전류가 출력단(OUT)을 통하여 출력되도록 연결되어지는 것을 특징으로 하는 발광 다이오드 어레이 구동회로.