KR920009387B1 - 데이타 링크 억세스 프로토콜 제어용 동적 버퍼 관리시스템 - Google Patents

데이타 링크 억세스 프로토콜 제어용 동적 버퍼 관리시스템 Download PDF

Info

Publication number
KR920009387B1
KR920009387B1 KR1019870014817A KR870014817A KR920009387B1 KR 920009387 B1 KR920009387 B1 KR 920009387B1 KR 1019870014817 A KR1019870014817 A KR 1019870014817A KR 870014817 A KR870014817 A KR 870014817A KR 920009387 B1 KR920009387 B1 KR 920009387B1
Authority
KR
South Korea
Prior art keywords
buffer
buffers
empty
regulation
access point
Prior art date
Application number
KR1019870014817A
Other languages
English (en)
Other versions
KR880008566A (ko
Inventor
다미야 나까무라
도루 후루하시
구니아끼 기시노
히로시 밤바
다까아끼 오제끼
도시히꼬 이나가끼
Original Assignee
오끼덴끼고오교 가부시끼가이샤
하시모또 나미오
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP30517186A external-priority patent/JPH06101747B2/ja
Priority claimed from JP61308667A external-priority patent/JPS63164652A/ja
Priority claimed from JP62041469A external-priority patent/JPS63209347A/ja
Application filed by 오끼덴끼고오교 가부시끼가이샤, 하시모또 나미오 filed Critical 오끼덴끼고오교 가부시끼가이샤
Publication of KR880008566A publication Critical patent/KR880008566A/ko
Application granted granted Critical
Publication of KR920009387B1 publication Critical patent/KR920009387B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L47/00—Traffic control in data switching networks
    • H04L47/10—Flow control; Congestion control
    • H04L47/30—Flow control; Congestion control in combination with information about buffer occupancy at either end or at transit nodes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L47/00—Traffic control in data switching networks
    • H04L47/10—Flow control; Congestion control
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L47/00—Traffic control in data switching networks
    • H04L47/10—Flow control; Congestion control
    • H04L47/29—Flow control; Congestion control using a combination of thresholds
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L47/00—Traffic control in data switching networks
    • H04L47/50—Queue scheduling
    • H04L47/62—Queue scheduling characterised by scheduling criteria
    • H04L47/6215—Individual queue per QOS, rate or priority
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/90—Buffering arrangements
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/90—Buffering arrangements
    • H04L49/901—Buffering arrangements using storage descriptor, e.g. read or write pointers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/90—Buffering arrangements
    • H04L49/9047—Buffering arrangements including multiple buffers, e.g. buffer pools
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/90—Buffering arrangements
    • H04L49/9057—Arrangements for supporting packet reassembly or resequencing
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q11/00—Selecting arrangements for multiplex systems
    • H04Q11/04—Selecting arrangements for multiplex systems for time-division multiplexing
    • H04Q11/0428—Integrated services digital network, i.e. systems for transmission of different types of digitised signals, e.g. speech, data, telecentral, television signals

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)
  • Communication Control (AREA)

Abstract

내용 없음.

Description

데이타 링크 억세스 프로토콜 제어용 동적 버퍼 관리시스템
제1도는 본 발명을 구현하는 버퍼 관리시스템이 적용되는 스위칭 시스템을 도시한 개략적 블록도.
제2도는 특정의 표시가 발해지는 조건하에서 제1도의 스위칭 시스템을 도시한 개략적 블록도.
제3도는 제1도의 시스템의 할당된 공 버퍼의 수를 감소시키기 위한 예시적인 시퀀스 단계를 도시한 플로우 챠트.
제4도는 선행 기술인 개별적 큐우타입 제어 시스템의 원리를 도시하는 개략도.
제5도는 회선 교환 호출 (circuit-switched call) 및 패킷 교환호술 (packet-switched call)을 같이 일괄 처리하고 개별적 D채널상에 전송 대기 큐우의 길이를 모니터하는 다른 선행 기술 제어 시스템의 원리를 도시한 개략도.
제6도는 본 발명의 다른 실시예에 따르는 데이타 링크 억세스 프로토콜제어를 도시하는 개략적 블록도.
제7도 및 제8도는 제6도의 실시예에 포함된 수신 규제제어회로의 특정 구조를 각각 도시한 개략적 블록도.
제9도는 본 발명의 또 다른 실시예에 따르는 데이타 링크억세스 프로토콜제어를 도시한 개략적 블록도.
제10도는 제9도의 실시예에 포함된 수신 규제 버퍼의 조건을 설명하기 위한 도표.
제11도는 다른 규제단계들 사이의 이행을 도시한 개략도.
제12a도 및 제12b도는 수신 버퍼의 수를 제어하기 위한 제9도의 회로동작을 예시적으로 도시하는 플로우 챠트.
* 도면의 주요부분에 대한 부호의 설명
10 : 교환 시스템 11 : 수신부
11-1, 11-2 : 수신 큐우 12 : 처리기
13 : 송신부 14 : 공통 버퍼 푸울
15 : 공 버퍼 관리부 16 : 수신 버퍼 할당부
16-1, 16-2 : 버퍼 할당 테이블 16-3 : 수신 버퍼 푸울
17 : 전송 버퍼 할당부
18, 19, 20 : 단말 장치 또는 스테이션
본 발명은 스위칭 시스템에 관한 것으로 특히 관리 버퍼용 신호 프로세서가 D채널 데이타 링크 억세스 프로토콜(LAPD)에 설치되고, 이 관리 버퍼는 개별적 및 일시적으로 데이타 신호를 그 안에 기억시키는데 적합한 제어 시스템에 관한 것이다.
본 발명에 관한 상기 LAPD 신호 프로세서는 국제 전신 전화 위원회 (CCITT) 규격에 의하여 규정되며 이 규격은 ISDN(Integrated Services Digital Network) 유우저 네트워크 인터페이스에 속하고 있다.
ISDN스위칭 시스템에 구비된 버퍼 관리를 위하여 몇몇 상이한 접근 방법이 가능한데, 그중 하나는 패킷 교환에 의하여 전송된 데이타 및 회선 교환에 의하여 전송된 데이타의 각각에 상이한 수신 큐우를 할당하고, 다른 하나는 2개의 상이한 종류의 데이타를 구별하지 않고 그 대신에 개별적인 D채널상에 채널별로 전송을 대기하고 있는 큐우의 길이를 레이어(3)에 모니터한다. 일차 언급된 접근 방법 또는 개별적 큐우 시스템은 예를 들면 일본 전자 통신 기사 협회의 다까루마 등의 ＂ISDN스위칭 장치용 버퍼 제어장치의 연구＂의 기술보고서 SE 86-56, 페이지 43∼48, 1986년에 기술되어 있다.
상기 언급된 개별적 큐우장치의 원리는 첨부 도면의 제4도에 도시되어 있다. 도시된 바와 같이, 테이어(3) 처리부(CP3)가 수신된 신호를 받아들일때, 다른 수신 큐우는 다수의 레이어(2) 처리부(CPi2)의 각각을 위하여 패킷 스위칭 및 회선 스위칭에 할당된다. 제4도 및 다른 도면에서, 원이 회선교환호출신호를 표시하고 점들은 패킷을 나타내고 있다.
버퍼의 할당에 대해서, 각 회선 교환 및 패킷 교환 호출을 위하여 주기 t에 각각의 큐우로부터 한정된 수의 신호를 수용함으로써 우선 제어된다. 예를 들면 수신 처리 동작에서, 회선교환 호출로부터 유도되고 주기 t안에 수용될 수 있는 최대수의 신호는 패킷 교환 호출로부터 유도된 신호의 수보다 크거나 최소한 동일하도록 선택된다. 달리 말하면 회선 교환 호출 신호는 버퍼의 할당에 대해서 패킷 교환 호출보다 우선권을 가지고 있다.
제5도는 두번째 언급된 선행 기술 제어 시스템의 원리를 도시하며, 대기 큐우의 길이는 회선 교환 및 패킷 교환 호출을 서로 구별하지 않고 각 D채널을 위하여 레이터(3)에 모니터된다. 도시된 바와 같이, 원리상 회전 교환 호출 신호 및 패킷은 일괄되고 일단 임의의 D채널상에서 대기 큐우가 소정의 길이를 초과하면, 그 채널상에 부가적인 패킷 호출은 형성되지 못하게 된다.
특히, 상기 시스템은 회선 교환 호출 및 패킷 교환 호출을 상호간에 한개의 D채널상에 전송주기에 대해서 구별하는 대신에, 허용할 수 있는 총 신호수를 제한한다. 임의의 특정 단말장치에서 버퍼가 오랜 기간동안 유보되는 것을 막기 위하여, 상기 장치는 2개의 상이한 임계치를 한정한다. 즉 규제용으로 적합한 기본 큐우 길이 N1 및 기본 큐우 길이 N1보다 짧고 상기 규제를 해제하는데 적합한 해제 큐우 길이 NO이다. 패킷이 D채널 쪽으로 유동하는 것은 D채널 상의 실제 큐우 길이가 임계치 N1보다 더 길때 규제되고, 다른 임계치 NO보다 더 짧을때 규제는 해제된다. 임의의 D채널상의 큐우 길이가 임계치 N1보다 더 클때의 그 기간이 소정의 시간을 초과할때, 그 채널은 통화중(busy)으로 된다.
반면에, 양수인의 일본특허출원번호 제72812/1985호는 신호의 지연 시간의 증가를 제거하기 위한 시스템을 제안하며, 이것은 예를 들면 수신부에 할당된 공 버퍼의 감소에 의한 회선 교환 호출의 고 호출룰에 기인한다. 특히 제안된 시스템은 전송 및/또는 수신에 할당된 버퍼수를 제어하며, 이것은 공통의 버퍼 푸울에 이용 가능한 공 버퍼의 수에 따른다. 공 버퍼의 수가 소정의 수보다 더 작게 될때 전송 및/또는 수신에 할당된 버퍼의 수는 감소된다.
실제로, D채널 패킷 신호가 회선 교환 신호보다 수적으로 훨씬 많게 된다. 선행기술의 제어 시스템은 회선 교환 호출 신호의 수 및 패킷 신호의 수를 동기간에 간단히 모니터하는 형식 또는 그들을 일괄하는 형식이거나간에 효과적으로 만족스럽게 트래픽을 제어할 수 없게 된다.
패킷 스위칭 내 버퍼의 관리를 위한 다른 접근 방법은 닛뽕 전신 및 전화 공용 회사의 연구 및 실사용 보고서 26권 제8호 페이지 2383∼2397의 ＂DDX-2 패킷 스위칭 시스템의 제1연구＂에 개시되어 있다. 이 접근 방법에 따르는 패킷 스위칭 시스템은 공통 버퍼 푸울에 구비되어 있는 몇개의 버퍼를 포함하고, 수신 버퍼 푸울에 구비되고 개별적 서어비스 억세스 포인트에 할당된 수신용 공 버퍼를 제외시킨다.
상세하게는, 수신부가 호스트 프로세서 및 다른 스테이션 또는 사무실과 같은 여러 서어비스 억세스 포인트로부터 전송된 데이타 신호를 수신할때, 그것은 개별 데이타를 기억할 버퍼를 요구한다. 이 요구에 응답하여, 수신 버퍼 푸울내의 공 버퍼가 할당되며, 동시에 공 버퍼 요구는 공 버퍼를 확보하기 위하여 공통의 버퍼 푸울에 적용된다. 공 버퍼가 이렇게 할당될때, 수신부는 그들의 관련 공 버퍼 내 개별 서어비스 억세스 포인트에 의하여 창출된 데이타 신호를 기억한다. 수신을 끝내고 난 후, 데이타 신호는 연속적으로 처리 대기 버퍼의 형태로 처리용으로 대기하는 그들의 관련 큐우내에 수용된다.
프로세서는 큐우로부터 대기하는 버퍼를 수용하며, 다음 데이타 신호의 목적지 및 다른 것을 분석하고, 다음 연속적으로 그들은 전송 대기 버퍼의 형태로 연관된 전송 큐우내에 기억하며, 이것은 개별적으로 그 목적지를 위한 서어비스 억세스 포인트에 대응한다. 만일 전송 대기 버퍼가 소정의 수 이상으로 존재하면, 이 초과하는 버퍼는 낭비된 버퍼로서 버려진다. 이 폐기된 버퍼 영역은 공통의 버퍼 푸울 내에 저장된다.
전송부는 연속적으로 전송 대기 버퍼를 개별적 전송 큐우로부터 인출하며 각기 버퍼 영역에 기억된 데이타 신호를 호스트, 스테이션 또는 사무실에 전송하고, 다른 서어비스 억세스 포인트는 그의 데이타 신호가 뜻하는 것을 지적한다. 현재 유휴상태인 전송 대기 버퍼는 관련된 서어비스 억세스 포인트로부터의 응답을 기다린다. 응답이 도착할때, 각 전송 대기 버퍼는 공 버퍼로서 유보된 공통 버퍼 푸울에 복귀된다.
그러나 패킷 스위칭 시스템의 상기 언급된 형식은 회선 교환용 단말장치 또는 스테이션 등과 같은 곳에 적용될때 여러가지 결점을 가지며, 데이타 신호의 수신 및 전송 사이의 지연시간이 엄격히 조정된다. 예를 들면, 패킷 스위칭 시스템은 다수의 데이타 신호를 회선교환용 단말장치 또는 스테이션에 수신 또는 전송할때 수신부에 이용 가능한 공버퍼는 수신된 버퍼의 수가 할당되더라고 실행이 끝나고 전송 큐우의 길이는 적절히 선택된다. 이것은 단말장치의 지연시간 상의 상태가 만족되지 못하게 된다.
패킷 스위칭용 다른 버퍼 관리시스템은 일본 전자 통신 기사 협회의 통신부(178권, 1982년)에 있는 ＂트래픽 콘트롤 시스템에 있어서 밀집 구역 제어＂ 및 닛뽕 전신전화국의 연구 및 실사용 보고서(35권 제5호 페이지 53∼61)의 ＂패킷 스위칭 네트 워크의 트래픽 콘트롤 알고리즘＂에 기술되어 있다.
상기한 바와 같이, 밀접 제어를 위한 시스템은 모든 도입 트렁크 회로가 통화중인 지속기간중의 비율의 표준치 및 모든 호퍼 거래 메모리 또는 버퍼가 통화중인 기간중의 비율의 표준치 사이의 상호관계에 기초하여 다수의 상이한 레벨에서 규제를 수행한다. 동일한 임계치를 사용함으로써 규제가 이루어지고 해제된다.
반면에 둘째번으로 언급된 시스템은 프로세서 및 버퍼의 점유율 사이의 상호관계를 기초로하여 다수의 레벨을 갖는 밀집제어를 패킷 교환 호출에 적용시킨다.
첫째번 시스템의 결점은 도입 트렁크 회로 및 버퍼가 표준치의 1대 1대응을 보기 위하여 모니터 되어야 하기 때문에 제어하기에 복잡하다는 것이다. 다른 결점은 앞에 설명된 것처럼, 동일한 임계치를 사용하므로써 규제가 이루어지고 해제되기 때문에 제어하기가 불안정하게 되기 쉽다는 것이다. 게다가, 장치가 버퍼의 점유율을 조정하지 않기 때문에 상기 시스템은 기억 및 처리 스위칭 시스템의 제어가 불가능하다.
이와 같이, 제2시스템은 프로세서 및 버퍼가 그들 점유율의 1대 1대응을 보도록 개별적으로 조정되어 복잡한 제어를 수행하여야만 하는 문제를 가지고 있다. 게다가, 이 시스템은 패킷 교환 호출에만 적합하고 다른 종류의 서어비스에는 호환성이 없다.
본 발명의 목적은 버퍼 관리 시스템을 제공하는 것으로, 상기한 바와 같이, 선행 기술의 특별한 결점을 제거하고, ISDN용 LAPD신호 프로세서내의 효과적인 트래픽 제어를 수행한다.
특히, 본 발명의 목적은 전송 및 수신 시간에 있어서 엄격히 설정되는 스테이션 사이에서 지연 시간이 증가되는 것을 방지할 수 있는 버퍼 할당 시스템을 제공하는 것이다.
본 발명에 의하면, 개별적으로 데이타 신호를 기억하는 버퍼의 할당 관리 시스템은 D채널 데이타 링크 억세스 프로토콜 신호처리를 집적 서어비스 디지탈 네트워크의 사용자 네트워크 인터페이스에 속하는 CCITT규정에 규정된 바와 같이 수행하는 형식의 통신 장치에 전송되고 그 장치로부터 수신되며, 데이터 신호를 처리하기 위한 처리 수단을 포함하고 그 신호의 각각은 버퍼의 각각에 임시로 기억되며, 수신 버퍼를 할당하기 위한 제1버퍼 할당 수단은 개별적으로 일시 대기하는 수신 데이터 신호를 처리 수단에 의하여 처리될때까지 서어비스 억세스 포인트의 각 식별자를 위한 수신 데이타 신호에 기억하고, 전송 버퍼를 할당하기 위한 제2버퍼 할당 수단은 개별적으로 일시 데이타 신호를 기억하며 이 신호는 처리 수단에 의하여 처리되며 이 버퍼는 서어비스 억세스 포인트의 각 식별자를 위한 처리된 데이타 신호에 전송될때까지 대기하고, 공 버퍼 유보 수단은 그 안에 공 버퍼를 유보하기 위한 제1 및 제2버퍼 할당 수단에 의하여 공유되며, 버퍼의 수를 관리하기 위한 관리 수단은 제1버퍼 할당 수단에 의하여 할당되고, 버퍼의 수는 공 버퍼의 수에 따른 제2버퍼 할당 수단에 의하여 할당되며, 이 공 버퍼는 공 버퍼 유보 수단에 의하여 유보된다. 처리 수단은 서어비스 억세스 포인트의 각 식별자를 위하여 각각 소정의 기간에 대기 버퍼의 수를 조정하고, 관리 수단이 공 버퍼 유보 수단에 의하여 유보된 공 버퍼의 수가 제1소정치 이하로 감소함을 감지할때 서어비스 억세스 포인트를 기초로하여 수용되는 공 버퍼의 할당된 수를 조정하며, 이것은 대기 버퍼의 현재수 및 소정의 임계치의 함수에 의존한다.
관리 수단은 공 버퍼 유보수단에 유보된 공 버퍼의 수를 감시한다. 처리수단은 현재 대기하는 버퍼의 수와 소정의 임계치의 함수를 소정치에 대한 공 버퍼의 수의 증·감에 따라 계산하고, 이 결과의 함수에 따라, 공 버퍼의 할당수를 결정하며, 이것은 각 서어비스 억세스 포인트를 위한 처리용으로 허용된다.
그 결과는 처리수단으로부터 상기 관리수단을 거쳐서 제1 및 제2버퍼 할당 수단에 전달된다. 응답시, 제1 및 제2버퍼 할당 수단은 동적으로 각각 할당될 수신 버퍼 및 전송 버퍼의 수를 변경한다.
본 발명에 의하면, 데이타 링크 억세스 프로토콜제어에 연결된 다수의 단말장치의 각각으로부터 송수신되는 개별적으로 일시 데이타 신호를 기억하기 위해 할당된 버퍼의 수를 관리하기 위한 시스템에 있어서, 개별적인 단말장치를 식별하기 위한 정보를 기초로 하여 단말장치와 조합된 데이타 신호를 기억하기 위해 사용된 단위 시간 주기당 다수의 버퍼중의 하나와 조합되어 각각 계수하기 위한 독립적 카운터, 단위 시간에 대응하는 할당된 버퍼의 조합된 수의 상한치를 한정하는 수신 버퍼 할당 수단, 및 사용된 버퍼의 수를 조합된 상한치와 비교하기 위한 비교수단이 제공된다. 사용된 많은 버퍼중의 임의의 하나가 조합된 상한치에 근접할때 식별 정보와 조합된 데이타 신호를 버퍼내에 기억시키는 것이 금지된다.
또한 본 발명에 의하면, 데이타 링크 억세스 프로토콜 제어에 연결되는 복수개의 단말장치의 각각에 전송되고 거기로부터 수신되는 데이타 신호를 개별적, 일시적으로 기억하기 위한 할당된 버퍼의 수를 관리하는 시스템에 있어서, 단말장치와 개별적으로 조합된 데이타 신호를 기억하는데 이용되는 단위 시간 주기당 공 버퍼의 수를 관리하는 공 버퍼 관리 수단과, 서어비스군을 기초로 복수의 레벨의 공 버퍼의 소정수에 대응하도록 한 규제 설정 수단과, 단말 장치로부터의 데이타 신호의 수신에 필요한 단위 시간당 수신 버퍼의 수를 규제하기 위한 규제치가 제공된다. 한 레벨로부터 다른 레벨까지 변환하기 위한 경계치는 공 버퍼의 수에 대해서 규제 완화 방향을 향하기 보다는 규제 강화 방향을 향하여 더 작도록 선택된다.
본 발명에 의하면, 수신 버퍼 수의 규제치의 각 레벨은 공 버퍼의 수를 기초로하여 결정되며, 이 공 버퍼는 공 버퍼 관리 수단에 의하여 관리된다. 규제 동작이 공 버퍼의 수적 감소에 따라 더 밀집한 단계로 진행하고 공 버퍼의 수적증가에 따라 더 이완된 단계로 진행하는 동안, 더 밀집한 단계로의 변환은 공 버퍼의 수가 더 이완된 단계로의 변환과 조합된 수보다 더 작게 되지 않는한 발생하지 않는다. 상이한 레벨의 규제치는 서어비스군을 기초로하여 우선 결정되어서, 각 서어비스군의 트래픽은 다른 것과 별도로 제어된다.
제1도를 참고할때, 본 발명의 버퍼 관리 시스템이 작용되는 교환 시스템이 도시되고 보통 참고번호 10으로 지칭된다. 교환 시스템(10)은 ISDN사용자 네트워크 인터페이스 즉 집적회선 교환 및 패킷 교환에 속하는 CCITT규정에 의하여 정의된 LAPD신호처리를 집행한다.
도시된 바와 같이, 교환 시스템(10)은 단말장치 또는 스테이션(18)을 수용하며, 이 단말장치 또는 스테이션은 한 서어비스군에 속하고, 단말장치 또는 스테이션(19 및 20)은 다른 서어비스군에 속한다. 단말장치(18)는 회선교환호출을 발생하고 수신하기 위한 회선 교환용 단말장치로서 제공되는 반면 각 단말장치 (19 및 20)는 패킷을 전송하고 수신하기 위한 패킷 교환용 단말 장치로서 제공된다. 이 특정의 실시예에서, 회선교환용 단말장치(18) 및 패킷교환용 단말 장치(19 및 20)의 각각은 ISDN LAPD프로토콜에 기초한 데이타 신호를 전송 및 수신하는 기능을 가지고 있다. 이 기술상의 공지된 바와 같이 단말 장치(18)는 효율적인 데이타 전달 시간 즉 실시간 데이타 전달에 대해서 상대적으로 엄격히 조정된다. 반면에 동일요소에 대한 단말 장치(19 및 20)상에 부가된 상태는 비교적 이완되고 실질적인 전달 지연을 허용한다. 복수개의 이러한 단말장치가 실제 수용되는 반면, 단자 단일의 회선 교환용 단말장치(18) 및 2개의 패킷 교환용 단말장치(19 및 20)는 단순화를 위하여 도면에 도시되어 있다.
교환 시스템(10)은 수신부(11)를 포함하며, 이 수신부는 수신 신호를 위한 인터페이스로서 작용하며, 이 수신신호는 회선 교환용 단말 장치(18) 및 패킷 교환용 단말 장치(19)로부터 전송선에 걸쳐 전송된다. 또한 송신부(13)는 교환 시스템(19)내에 포함되며, 단말장치(18 및 19)의 수신선은 전송부에 연결되고, 단말 장치(18,19)에 신호를 전송하기 위한 인터페이스로서 작용한다. 도시된 바와 같이, 단말 장치(18 및 19)용 수신 큐우(11-1 및 11-2)는 각각 Rx부(11)에 한정된다.
수신 큐우(11-1)는 처리대기 버퍼를 유지하도록 하며 각각은 단말 장치(18), 예를 들면 버퍼(AR1)로부터 수신된 데이타 신호를 잠정적으로 기억한다. 이와 비슷하게, 수신 큐우(11-2)는 처리 대기 버퍼를 유지하도록하며 각각은 단말 장치(19), 예를 들면 버퍼(B1)로부터 수신된 데이타 신호를 잠정적으로 기억한다.
이 특정의 실시예에서, 큐우(11-1 또는 11-2)와 같은 상이한 큐우는 상기 언급된 단말장치(18 및 19)와 같은 서어비스 억세스 포인트(SAP)의 식별자(SAPI)의 각각에 한정된다. 이것은 또한 송신부(13)의 경우에도 마찬가지이다. 큐우(11-1 및 11-2)는 소정의 기간(t)에서 처리기(12)에 의하여 주사되어서, 처리대기버퍼는 연속적으로 처리장치 또는 처리기(12)에 대기 순서로 보내어진다.
제1도 및 제2도의 원안에 번호로 표시되어 있는 버퍼들은 그것이 처리기(12)에 공급될때까지 수신부(11)에 도착된 데이터 신호를 잠정적으로 기억하기 위하여 또는 그것이 송신부(13)로부터 전송될때까지 처리기(12)로부터 나오는 데이타 신호를 잠정적으로 기억하기 위한 기억영역에 의하여 각각 구성된다. 후에 상세히 기술되는 것처럼, 수신부(11) 및 송신부(13)에 의하여 공유된 공 버퍼는 공통 버퍼 푸울(14)내에 유보되고, 수신부(11)에 할당된 배타적(exclusive) 공 버퍼는 수신 버퍼 푸울(16-3)내에 유보되고 송신부(13)에 할당된 배타적 버퍼는 수신 버퍼 푸울(17-3)내에 유보된다. 이들 버퍼의 기억 용량은 보통 경우와 같이 상호간에 동일하거나 또는 상이하도록 선택된다.
처리기(12)는 전체 교환 시스템을 조절하기 위한 중앙 제어 장치의 역할을 한다. 특히, 처리기(12)에 할당된 기능은 한번에 하나씩 적절한 순서로 수신부(11)의 큐우(11-1 및 11-2)에 유지된 버퍼를 꺼내고 버퍼의 데이타 신호에 필요한 처리작업을 적용시킨후에 송신부(13)에 전송 대기 큐우에 데이타 신호를 기억시키며 공 버퍼의 제어용 계산을 수행함으로써 SAP창안 트리픽을 제어하는 것을 포함한다.
수신 버퍼(AR1,B1) 및 다른 것들은 수신 버퍼 할당부(16)에 의하여 할당된다. 처리기(12)는 단말 장치(18 및 19)로부터 처리기에 인가된 데이타 신호를 처리할때, 할당부(16)는 데이타 신호를 개별 수신하고 임시 기억하기 위한 버퍼를 수신부(11)에 공급하도록 제공된다. 수신 버퍼 푸울(16-3)은 할당부(16)에 공급되고 보통 버퍼(N11) 및 다른 공 버퍼를 푸울내에 유보한다. 수신 버퍼 푸울(16-3)내에 유지된 공 버퍼는 버퍼 할당 테이블(16-1 및 16-2)에 의하여 관리된다.
특히, 버퍼 할당 테이블(16-1)은 공 버퍼(N16)와 같은 회선 교환용 단말장치(18)에 할당된 공 버퍼를 관리하도록 하며, 버퍼 할당 테이블(16-2)은 공 버퍼(N11)와 같은 패킷 교환용 단말 장치(19)에 할당된 공 버퍼를 관리하도록 한다. 이 실시예에서, 테이블(16-1 및 16-2)은 할당된 버퍼의 수가 공 버퍼 관리부(15)로부터 여기에 인가된 지시(I)에 응답하여 변하도록 각기 구성된다.
공 버퍼 관리부(15)는 공통 버퍼 푸울(14)내 공 버퍼의 수를 관리하기 위한 공 버퍼 관리 테이블(15-1)로 공급한다. 공통 버퍼 푸울(14)은 공 버퍼(N1)를 푸울링하기 위한 공통 버퍼 유보기능을 제공하고 이것의 각각은 처리 대기신호를 잠정적으로 기억하도록 한다. 공통 버퍼 푸울(14) 내 공 버퍼를 조정할때, 관리부(15)는 이 공 버퍼의 수가 소정의 수(X) 이하로 감소될때 처리기(12)에 경보를 발한다. 관리부(15)에 할당된 다른 기능은 처리기(12)로부터의 지시에 응답하여 수신 버퍼 할당부(16) 또는 전송 버퍼 할당부(17)에 버퍼수를 감소시키기 위한 지시(I)를 전달하며, 이것은 수신 버퍼 할당부(16)의 여러가지 버퍼 할당 테이블(16-1 및 16-2) 또는 전송 버퍼 할당부(17)의 여러가지 버퍼 할당 테이블(17-1 및 17-2)내에 할당된다. 이 기능의 상세한 것은 후에 상세히 설명될 것이다.
송신부(13)는 전송 큐우(13-1 및 13-2)에 공급되며 희선 교환용 단말 장치(18) 및 패킷 교환용 단말 장치(19)의 각각 조합된다. 큐우(13-1)는 처리대기 버퍼를 유지하는데 적합되며 각각은 단말 장치(18)에 보내어지는 신호를 잠정적으로 기억한다. 이와 비슷하게 큐우(13-2)는 처리 대기 버퍼(C1) 및 다른 것을 유지하는데 적합되며, 각각은 단말 장치(20)에 보내어지는 신호를 잠정적으로 기억한다. 이 전송 큐우(13-1 및 13-2)는 또한 주기 t에서 처리기(12)에 의해 주사됨으로써, 그들의 길이는 조정된다.
전송 버퍼(C1) 및 다른 것은 전송 버퍼 할당부(17)에 의하여 할당된다. 처리기(12)가 단말장치(18또는19)에 데이타 신호를 보낼때 전송 버퍼 할당부(17)는 데이타 신호를 잠정적으로 기억하기 위하여 송신부(13)에 버퍼를 공급하도록 제공한다. 전송 버퍼내에 할당부(17)를 공급한 전송 버퍼 푸울(17-3)은 보통 공 버퍼(N12) 및 다른 것을 유보한다.
전송 버퍼 푸울(17-3)내에 유지된 공 버퍼는 버퍼 할당 테이블(17-1 및 17-2)에 의하여 관리된다. 특히, 공 버퍼(N14)와 같은 회선 교환용 단말장치(18)에 할당된 공 버퍼는 테이블(17-1)에 의하여 관리되고, 패킷 교환용 단말장치 (19)에 할당된 공 버퍼는 테이블(17-2)에 의하여 관리된다. 이 특정의 실시예에서, 각 테이블(17-1 및 17-2)내에 있는 할당된 버퍼수는 공 버퍼 관리부(15)로부 지시(I)에 응답하여 변한다.
동작중에, 처리기(12)는 수신부(11)의 수신 큐우(11-1 및 11-2)를 주기 t에서 여기에 기억된 처리 대기 버퍼의 수, 즉 큐우 길이를 볼수 있도록 주사하며, 그럼으로써 매순간 변화하는 회선 교환 호출 및 패킷의 SAP발생 트래픽을 조정한다. 공 버퍼 관리부(15)는 공통 버퍼 푸울(14)내에 기억된 공 버퍼의 수를 관리하며, 이것은 공 버퍼 관리 테이블(15-1)을 기초로 한다.
수신부(11)가 공 버퍼를 요구할때 수신 버퍼 할당부(16)는 수신부(11)에 버퍼를 공급하고, 처리기(12)가 단말 장치(12 또는 18)로부터 보내어진 데이타 신호를 임시로 기억하도록 한다. 이와 같이, 송신부(13)가 공 버퍼를 요구할때, 전송 버퍼 할당부(17)는 송신부(13)에 버퍼를 공급하고, 처리기(12)로부터 보내어진 데이타 신호를 단말 장치(18 또는 19)에 기억시킨다.
처리기(12)는 연속적으로 버퍼를 큐우(11-1)로부터 한번에 하나씩 꺼낸다. 상기 실시예에서, 처리기(12)는 버퍼(AR1)를 인출하여, 필요한 처리 작업을 버퍼(AR1)에 기억된 데이타 신호에 적용시킨다. 그러한 처리후에, 처리기(12)는 사용된 버퍼를 도면에 처리된 버퍼(ARO)에 의하여 표시된 것처럼 공 버퍼로서 공통 버퍼 푸울(14)에 복귀시킨다.
지금까지 기술된 절차가 진행중이면, 공 버퍼 푸울(14)내 유지된 많은 공 버퍼가 단말 장치(18 및 19)로 부터 처리기(12) 또는 그 영역으로 전송된 데이타 양의 증가에 기인하여 사용된다. 공통 버퍼 푸울(14)내에 공 버퍼의 수가 소정의 수(X)보다 더 적게됨을 공 버퍼 관리부(15)는 제3도의 스텝 100에서와 같이 감지한다. 다음 관리부(15)는 제3도의 스텝 101에서와 같이 신호선(21)에 발해진 것을 처리기(12)에 알려준다.
응답시, 처리기(12)는 수신 큐우(11-1 및 11-2)를 각각 수신부(11)로부터 현재의 주사 기간에 길이(Qc 및 Qp)를 감지하고, 다음 소정의 임계치 또는 바이어스 값 Y 및 Z를 큐우 길이(Qc 및 Qp)로부터 각각 빼며, 다음 그 결과를 스텝 102에서 처럼 서로 서로 비교한다. 연속하여, 처리기(12)는 공 버퍼 관리부(15)에 스텝 103에서 신호선 22에 있는 값보다 더큰 값을 가지는 SAP의 하나를 알려준다. 차례로 관리부(15)는 전에 언급한 지시(I)를 수신 버퍼 할당부(16) 및 전송 버퍼 할당부(17)에 공급하여, 그들로 하여금 버퍼의 수가 감소되도록하며 스텝 104의 다른 값보다 더 작은 값을 가지는 한개의 SAP에 할당되도록 한다. 그 결과의 상태가 제2도에 도시되어 있다.
상기 언급된 바와 같이 관리부(15)에 의하여 지시될때 수신 버퍼 할당부(16)는 그 버퍼 할당 테이블(16-1 및 16-2)의 하나의 버퍼수로 감소하며, 이 할당 테이블은 더 작은 값을 가지는 특정 SAP와 연관되어 있다. 예를 들면 할당부(16)는 패킷 교환용 단말장치(19)와 연관된 테이블(16-2)의 버퍼수 ＂2＂로 감소한다. 따라서, 이예에서, 단지 공 버퍼(N38 및 N36)는 제2도에 도시된 것과 같이 테이블(16-2)에 유지된다.
상기 조건에서, 가변 테이블(16-2)에 기록된 공 버퍼의 수가 ＂2＂ 또는 더 작은수로 감소될때, 할당부(16)는 단말 장치(19)용 수신 공 버퍼 요구를 관리부(15)에 보낸다. 이것은 공통 버퍼 푸울(14)내에 유보된 공 버퍼의 수를 조정한다.
할당부(16)는 공 버퍼 할당 요구를 수신부(11)로부터 수신할때 공 버퍼 요구를 관리부(15)에 공급함으로써 공 버퍼가 수신부(11)에 할당한다. 만일 요구된 버퍼의 수가 단말 장치(18 및 19) 및 처리기(12) 사이에서 데이타의 교환을 위하여 현재 할당된 수보다 더 크다면, 할당부(16)는 수신부(11)에 순간적으로 공 버퍼를 공급하지 못한다. 이런 의미에서, 할당된 테이블(16-2)의 버퍼수를 변화시키는 것은 데이타 전달의 집행전에 수신부(11)로부터 처리기(12)에 대기 시간을 제어하는 것과 동일하다. 전송 버퍼 할당부(17)는 수신 버퍼 할당부(16)와 정확히 동일한 방법으로 관리부(15)로부터의 지시(I)에 의하여 조작된다. 이 할당부(17)의 동작의 상세한 내용은 중복을 피하기 위하여 기술되지 않을 것이다.
지금까지 기술된 시퀀스 단계를 요약하면, 처리기(12)는 t의 매주기에, 상이한 SAP들의 식별자(SAPI)와 개별적으로 조합된 대기 버퍼의 수를 모니터한다. 공 버퍼 관리부(15)가 소정수(X)이하로 공통 공 버퍼 푸울(14)에 유보된 공 버퍼의 수의 감소를 검출하므로, 처리기(12)는 전술한 임계치 X 또는 Y 및 현행의 대기 버퍼의 수의 기능에 입각하여 각각의 SAP에 대해 할당 및 처리될 버퍼의 수를 제어한다.
트랙픽이 할당된 공 버퍼수의 감소 후 재완화되었을 때, 공통 버퍼 푸울(14)에 축적된 공 버퍼의 수가 증가한다. 이를 감지하여, 공 버퍼 관리부 (15)가 지시 I로 표시된 바와 같이 감소된 공 버퍼 상태를 해제한다. 응답시, 각각의 수신 및 송신 할당부(16,17)는 당초 할당된 공 버퍼의 수, 즉 상기 특정 실시예에서 3 또는 그 이상의 공 버퍼를 복구한다.
상기한 바와 같이, 각각의 버퍼 할당부(16,17)에서 이용 가능한 공 버퍼의 수를 제어함으로써 2개의 다른 조건이 동시에 즉, 교환시스템(10)에서 회선 교환용 단말 장치(18)로 부터 데이타 신호의 도달과 그 데이타 신호의 전송 사이의 엄밀한 실시간 동작과, 패킷 교환용 단말 장치(19,20)에 인도된 데이타 신호의 전송에서 만족된다. 본 시스템의 파라미터들인 공 버퍼의 수와 할당될 수 있는 버퍼의 수가 특정수치를 사용하여 규정되고 있는 이들은 예시에 의해서만 이해되어야 하나 그에 한정되지는 않는다. 중요한 것은 어느 적절한 치가 시스템의 설계 조건에 따른 파라미터를 위해 선택되는 것이다.
근본적으로, 전술한 실시예는 공 버퍼의 수에 대한 정합관계에서 동적으로 버퍼의 수를 변경하도록 구성된다. 따라서, 처리기(12) 그 자체는 공 버퍼를 직접 감시하기 위하여 공 퍼버의 수를 관리하는 기능과 함께 제공될 수 있다. 더우기, 본 발명은 교환 시스템 뿐만 아니라 고레벨 데이타 링크 제어(HDLC)프로토콜, 예를 들어, VAN 또는 LAN에 의해 데이타를 송신 및 수신하는 통신 시스템에도 효율적으로 적용할 수 있다.
요약하면, 상기 실시예는 종류별로 기초하여 대기처리 요구의 수를 모니터하고 매 소정주기에서 각 종류의 현행 대기 요구의 수에서 상이한 소정 바이어스치를 뺀 다음, 그 결과를 비교한다. 이와 같은 알고리즘을 사용함으로써, 본 실시예는 이용 가능한 공버퍼의 수에 따라 할당될 송신 및 수신 버퍼의 수를 동적으로 변경한다. 이는 교환 시스템이 회선 교환용 단말장치를 수용하더라도 지연시간을 증가시킴이 없이 데이타를 전송 및 수신하도록 하며, 그에 대해 엄격한 조건이 데이타 전송 및 수신 사이의 시간에 대해 부과된다.
제6도를 참조하면, 본 발명의 다른 실시예에 따른 ISDN용 데이타 링크 억세스 프로토콜 제어가 도시되어 있다. 지금까지의 기본적 데이타 전송 시스템에 관한한, 제6도의 제어장치는 제1도의 제어장치와 유사하다.
제6도와 같이, 데이타 링크 억세스 프로토콜 제어기(100)는 상위 레이어 스테이션(102)과 하위 레이어 회선 교환용 단말장치(18) 및 패킷 교환용 단말장치(19) 사이에 삽입된다. 이 특정 실시예에서, 제어기(100)는 하위 레이어 단말장치(18,19)로 부터의 데이타 신호를 선택적으로 수신하여 그들을 상위 레이어 스테이션(102)에 보내는 기능을 한다. 이 기능은 예컨대, 제1도에 도시된 바와 같이 패킷 교환 시스템(10)의 LAPD 신호 처리기능을 부호화한다.
다음 도면들에 있어서, 제1도와 동일하거나 유사한 구성소자들이 유사한 참조 번호로 표시된다.
데이타 링크 억세스 폴토콜 제어기(100)는 하위 레이어 단말장치 (18,19)로 부터 전송채널이 연결된 수신부(104)를 포함한다. 수신부(104)는 단말장치 (18,19)로 부터 데이타 신호를 수신하기 위한 인터페이스의 역할을 한다. 특히, 수신부(104)는 단말 장치(18,19)로 부터 수신될 수 있는 데이타 신호를 일시 기억하기 위한 특정 영역이 제공된 데이타 저장부(106)를 포함한다. 수신용의 유휴 영역으로 사용될 수 있는 데이타 저장부(106)의 버퍼 영역들 사이에는 수신용 버퍼 푸울(108)이 제공되어 있다.
데이타 저장부(106)는 처리대기 큐우(114)에 이들 버퍼(110)를 축적하는 사이에, 수신용 버퍼푸울(108)로 부터 거기에 공급된 각각의 버퍼(110)에 회선 교환용 단말장치(18) 또는 패킷 교환용 단말장치(19)로 부터 수신되고 그에 전송될 데이타를 기억한다. 이러한 기억 및 대기는 제어 라인에 따라 처리기(12)로 부터 제어회로(116)에 공급된 규제치에 응답하여 수신 규제 제어 회로(116)에 의해 조정되며, 이는 상세히 후술될 것이다.
처리기(12)는 큐우(114)에 축적된 데이타와 SDL(specification and Description Language)의 내용을 비교하고, 그 데이타를 상위 레이어에 적합한 데이타로 변환하며, 송신 대기 큐우(120)에 결과적 데이타를 버퍼(122)로 축적한다. 송신부(13)는 큐우(120)의 버퍼(122)에 기억된 데이타를 상위 레이어스테이션(102)에 전송하는데, 그와 동시에 제어라인(124)으로 표시된 바와 같이 공통 버퍼푸울(14)에 사용된 버퍼가 복귀한다.
공 버퍼관리부(15)는 수신용 버퍼푸울(108)에 상기와 같이 공통 버퍼푸울(14)에 사용된 버퍼의 복귀를 나타내는 데이타(124) 및 공통 버퍼 푸울(14)과 수신용 버퍼푸울(108)에 유지된 공 버퍼에 관한 데이타(126)에 응답하여 적절한 타이밍으로 공 버퍼를 공급한다. 관리부(15)는 제어라인(126)을 통해 적절한 타이밍으로 수신용 버퍼푸울(108)에 유지된 공 버퍼의 상태를 모니터한다. 모니터되는 공 버퍼의 상태는 단위 시간당으로 수신용 버퍼푸울(108)에 공 버퍼(B)의 수의 형태로 라인(128)을 통해 처리기(12)에 기록된다.
제7도에 상세히 나타낸 바와 같이, 수신 규제 제어 회로(116)는 데이타 저장부(106)가 회선교환용 단말장치(18)로 부터 수신한 데이타 신호에 의해 점유되는 버퍼의 수(Nc)를 제어라인(130)을 통해 모니터하는 제1카운터(CT1)를 포함하며, 그에 의해 단위 시간당 사용된 버퍼의 수(nc)를 결정한다. 마찬가지로, 제어회로(116)에 포함된 제2카운터(CT2)는 데이타 저장부(106)가 패킷 교환용 단말장치(19)로 부터 수신한 데이타 신호에 의해 점유되는 버퍼의 수(Np)를 제어라인(132)을 통해 모니터하며, 이에 의해 단위시간당 사용된 버퍼의 수(np)가 결정된다. 동기 신호 발생회로 또는 동기 발생기(SY)는 소정 주기마다 카운터(CT1 및 CT2)의 리셋 단말기에 동기 신호를 공급하기 위해 카운터(CT1 및 CT2)에 접속되며, 그에 의해 상기 단위 시간을 결정한다.
회선교환용 단말장치(18)에 할당될 버퍼의 수는 제1규제버퍼수 저장부(M1)에 의해 조정된다. 수신용 퍼버 할당 수단으로서 작용하는 저장부(M1)는 규제치(mc)로서 차례로, 제어라인(118)을 통해 처리기(12)로 부터 공급된 지시에 응하여 단위 시간당 사용된 버퍼의 수(nc)의 상한을 기억한다. 동일한 상태로, 단말장치(19)와 조합된 Rx버퍼 할당 수단으로 작용하는 제2규제 버퍼수 저장부(M2)는 규체지(mp)로서 차례로, 처리기(12)로 부터의 지시에 응답하여 단위 시간당 사용된 버퍼의 수(np)의 상한을 기억한다. 규제치(mc 및 mp)는 값 mc가 값 mp위에 주어진 순서로 단말장치(18,19)의 트래픽을 고려하여, 큐우(114)에 유지되어 있는 버퍼(110)에 대해 단위 처리시간당 처리될 데이타의 수에 따라 그들의 조합된 카운터(CT1 또는 CT2)의 단위 시간당 값에 관해 처리기(12)에 의해 각각 한정된다. 이 경우, 규제치의 합(mc+mp)은 공 버퍼 관리부(15)에 의해 발생된 단위시간당 공 버퍼의 수(mT)보다 적도록 제어된다.
제1비교기(CP1)는 단말기(18)에 관한 카운트(nc)와 규제치(mc)를 비교하고, 만약 nc가 mc보다 적을 경우(논리적) ZERO를 발생한다. 마찬가지로, 제2비교기(CP2)는 단말장치(19)에 관한 카운트(np)와 규제치(mp)를 비교하여, 만약 np가 mp보다 적을 경우 ONE를 발생하며, np가 mp보다 크거나 같을 경우는 ZERO를 발생한다.
상기 비교기(CP1 및 CP2)의 논리적 출력이 OR게이트(OR)의 압력에 연결된다. OR게이트(OR)의 출력이 ONE일 경우, 기억 가능 플래그는 데이타 저장부(106)가 공 버퍼에 대응 데이타 신호를 기억하도록 하기 위해 OR게이트(OR)로 부터 데이타 저장부(106)에 공급된다. OR게이트(OR)의 출력이 ZERO일때는 기억금지 플래그가 데이타 저장부(106)에 가해진다.
제6도 및 제7도에 도시된 시스템의 동작의 주요부는 다음과 같다. 시스템의 동작 개시에 따라, 규제버퍼수(mc 및 mp)의 초기치가 규제 버퍼수 저장부(M1 및 M2)에 각각 가해진다. 회선 교환용 단말장치(18) 또는 패킷 교환용 단말장치(19)로 부터 수신된 데이타 신호가 데이타 저장부(106)에 공급되었을 때, 데이타 저장부(106)는 그 공버퍼에 유입 데이타 신호를 기억시키기 위해 수신용 버퍼 푸울(108)로 부터 공 버퍼를 인출한다. 카운터(CT1 및 CT2)는 단말장치(18)로 부터의 데이타 신호에 의해 점유된 버퍼의 수(Nc)와 다른 단말장치(19)로 부터의 데이타 신호에 의해 점유된 버퍼의 수(Np)를 각각 카운트 한다. 카운터(CT1 및 CT2)는 비교기(CP1 및 CP2)에 단위 시간당 사용 버퍼의 결과수(nc 및 np)를 각각 방출한다. 각각의 비교기(CP1 및 CP2)는 그의 조합된 카운트(nc 또는 np)가 규제치(mc 또는 mp)보다 적은 동안 ONE을 연속적으로 발생하여 OR게이트(OR)가 그의 출력(132)상에 ONE을 발생하도록 한다. 응답시, 데이타 저장부(106)는 수신 순서로 공 버퍼에 데이타 신호를 순차적으로 기억한다. 처리기(12)는, 처리된 수신 대기 큐우(114)의 버퍼의 수 및 기타 요인에 따라 차례로 규제치(mc 및 mp)를 저장부(M1 및 M2)에 로우드 한다.
비교기(CP1 및 CP2)중 어느 하나가 실제 카운트가 규제치에 도달된 것으로 결정했을 때는 ZERO를 발생한다. 양 비교기(CP1 과 CP2)가 ONE을 발생하면, OR게이트(OR)의 출력(132)은 데이타 저장부(106)가 단말장치(18,19)의 어느 하나로 부터 데이타 신호를 축적하는 것을 금지시키게 된다.
처리기(12)는 처리 대기 큐우(114)에 유지되어 있는 데이타 신호를 순차적으로 취출, 분석 및 처리한 다음, 그들을 송신 대기 큐우(120)에 보낸다. 송신부(13)는 송신 대기 큐우(120)에 버퍼(122)를 순차적으로 억세스하고, 버퍼(122)에 기억된 데이타 신호들을 상위 레이어 스테이션(102)에 전송하며, 공통 버퍼푸울(14)에 사용 버퍼를 복귀시키고, 상기 사용된 버퍼를 공버퍼 관리부(15)에 통지한다.
제8도를 참조하면, 수신용 구제제어회로(116)의 다른 특정 구조가 도시된다. 제8도에 도시된 제어회로는 지교기(CP1 및 CP2)의 출력이 데이타 저장부(106)에 인도된 출력선 (132)에 직접 접속된 것을 제외하고 제7도의 구성과 기본적으로 유사하다. 제8도에서, 비교기(CP1 및 CP2)중 어느 하나가 실제 카운트가 규제치에 도달된 것으로 결정했을 때 ZERO를 발생한다. 이 ZERO출력 또는 기억금지 플래그는 그 특정 비교기(CP1 및 CP2)로 부터 연장된 출력선(132)의 하나를 통해 데이타 저장부(106)에 직접 적용된다. 데이타 저장부(106)는 그이 버퍼 구역에서 그 플래그와 조합된 서어비스군에 속하는 단말장치(18 및 19)의 하나로부터 데이타신호의 기억을 금지시킴으로써 기억금지 플레그(106)에 응답한다. 상기 수단으로, 제8도에 도시된 제어회로는 하위레이어 단말장치(18 또는 19)가 속하는 서어비스군, 즉 상기 특정 실시예에서 회선 교환용 단말장치 또는 패킷 교환용 단말장치에 따라 복잡한 트래픽 제어를 실행할 수 있다.
상기 다른 실시예에 있어서, 처리기(12) 그 자체가 공 버퍼 관리부(15)의 중재 없이 공 버퍼의 수를 제어하도록 한 배치가 구성될 수 있다.
상기 실시예들은 고레벨 데이타 링크 제어 프로토콜에 의해 작동하기 때문에 VAN, LAN 및 기타 데이타 전송 및 수신 시스템에 마찬가지로 적용할 수 있다.
상기한 바와 같이, 예시된 다른 실시예에 따르면, 소정 주기당의 전송 및 수신 데이타에 의해 점유된 버퍼의 수는 단말장치 상에서 항상 모니터되어 그의 조합된 단말장치에 대한 특정 규제치를 초과하지 않도록 하고 있다. 따라서, 규제치를 적절히 선택함에 의해 회선 교환용 단말장치 및 기타 엄격한 시간 조건을 수반하는 경우에서도 어떠한 지연시간을 증가시킴이 없이 유연하게 데이타를 전송 및 수신할 수 있다.
제9도를 참조하면, 본 발명의 또 다른 실시예가 도시되어 있다. 상기 실시에에 따른 데이타 링크 억세스 프로토콜 제어시스템 역시 회선 교환용 단말장치(18)와 패킷 교환용 단말장치(19)와 같은 다수의 상이한 종류의 단말장치를 수용할 수 있다. 도시된 바와 같이, 송신부(140)는 데이타 신호가 제어기(100)로 부터 단말장치(18,19)에 전송되도록 한다. 특히, 단말장치(18,19)에 데이타 신호를 전송하기 위한 전송선이 전송인터페이스로서 작용하는 송신부(140)에 연결된다.
처리기(12)는 그안에 규제설정회로(142)를 구비한다. 이 회로(142)는 규제 상태 변수, 즉, 단말장치(18,19)에 의해 사용될 수 있는 수신 버퍼의 수를 조정하기 위한 규제플래그(γ)를 포함한다. 이 규제플래그(γ)는 정상 도는 비규제 상태에서는 ＂0＂을 취하고, 제1규제상태에서는 ＂1＂, 제2규제상태에서는 ＂2＂를 취한다. 이들 3개의 상이한 단계의 규제사이의 이행(transition)은 공 버퍼 관리부(15)에 의해 통지되는 공 버퍼의 수(B)에 따라 제어된다.
제10도는 3개의 규제단계사이의 상기 이행을 포함한 규제상의 관리에 관한 여러조건을 나타낸다. 제11도는 통상, 제1 및 제2규제상태 사이의 이행에 대한 조건들을 개략적으로 도시하고 있다. 이들 도면에서 w,x,y 및 z는 임계치이며, 그 각각은 공 버퍼의 실제 수(B)와 비교될 버퍼의 소정 기준수의 표본치로서, 그 임계치들은 z＞y＞x＞w의 관계로 된다. 특히, 임계치 w는 그것이 공 버퍼수(B)보다 크거나 같을때 제1규제상태(γ=1)로 부터 제2규제상태(γ=2)로의 이행을 규정한다. 임계치 x는 그것이 공버퍼수(B)보다 적을때 제2규제상태(γ=2)로 부터 제1규제상태(γ=1)로의 이행을 규정한다. 임계치 y는 그것이 공 버퍼수(B)보다 크거나 같은때 통상상태(γ=0)로 부터 제1규제상태(γ=1)로의 이행을 규정한다. 또한, 임계치 z는 그것이 공 버퍼수(B)보다 적을 때 제1규제상태(γ=1)로 부터 통상상태(γ=0)로의 이행을 규정한다.
처리기(12)의 규제설정회로(142)에는, 3개의 규제레벨(γ=0, γ=1 및 γ=2)에 대한 규제치를 각기 구성하는, 회선 교환용 단말장치(18)와 패킷 교환용 단말장치(19)로 부터의 데이타 신호의 수신시 단위 시간당 사용될 수신 버퍼의 수 mci 및 mpi(i는 γ의 값에 대응하는 0,1 및 2임)를 한정하고 있다. 규제설정 회로(142)는 γ=0,γ=1 및 γ=2의 조건하에 각쌍의 규제치 mc0 및 mp0, mc1 및 mp1, mc2 및 mp2를 제어라인(118)을 통해 수신용 규제제어회로(116)에 방출한다.
또한, 통상상태 γ=0으로부터 제1 또는 제2규제상태(γ=1 또는 γ1=2)로의 이행이 일어났을때, 규제설정회로(142)는 송신부(140)를 통해 수신 불능 또는 수신규제통지(RNR)를 단말장치(18,19)에 보낸다. 마찬가지로, 통상상태(γ=0)로의 이행의 경우, 회로(142)는 수신가능 또는 규제제거통지(RR)을 단말장치(18,19)에 보낸다. 상위 베이어 스테이션(102)에 대해 회로(142)는 통상상태(γ=0) 또는 제1규제상태(γ=1)로 부터 제2규제상태(γ=2)로의 이행의 경우에 송신부(13)를 통해 점유 또는 송신 규제통지(VUSY)를 전송하며, 반면에 통상상태(γ=0)로의 이행의 경우에는 비점유 또는 규제해제통지(BUSY CANCEL)를 보낸다.
제9도의 처리기(12)에 의해 주로 실행되는 수신 버퍼의 수를 규제하기 위한 절차는 제12a도 및 제12b도를 참조하여 기술한다.
제12a도에 있어서, 스텝 S1,S2 및 종료 1로 구성된 흐름도는 통상상태 (γ=0)가 단말장치(18,19)에 의해 사용될 버퍼의 수에 대한 비규제를 부과하여 구성한 조건의 표본이다. 특히, 임계치 z가 공 버퍼 관리부(15)(스텝 S1)에 의해 발생된 공 버퍼수(B)보다 적고 규제플래그(γ)가 ＂0＂(S2)으로 있는 한 통상상태가 지속되어 규제치 mc0 및 mp0(비규제)를 수신 슈제제어회로(116)에 연속적으로 적용된다.
스텝 S1으로부터 스텝 S2 및 스텝 S3,S4 및 S5를 통해 종료 2에 이르는 루우트는 제1규제상태(γ=1) 또는 제2규제상태(γ=2)로 부터 통상상태(γ=0)로의 이행을 보여준다. 공 버퍼수(B)가 통상상태(γ=0)를 향한 규제를 강화하기 위한 레벨에 있고(S1), 규제플래그(γ)는 ＂1＂ 또는 ＂2＂이기 때문에(S2), 규제치(mc0 및 mp0)가 통상상태(γ=0)를 설정하기 위해 로우드된다(S3). 그에 따라, 규제해제통지(BUSY CANCEL)가 상위 레이어스테이션(102)에 공급되고(S4), 규제제거통기 (RR)가 단말장치(18,19)에 보내진다(S5).
스텝 S1으로부터 스텝 S6 및 S7을 거쳐 종료 3에 이르는 루우트는 종료 1에서 정료하는 루우트와 같이 통상상태(γ=0)가 유지되는 조건을 설명한다.
스텝 S1으로부터 스텝 S6 및 S7과 스텝 S8 내지 S11을 통해 종료 4에 이르는 루우트는 통상상태(γ=0)로 부터 제2규제상태(γ=2)로의 이행을 나타낸다. 특히, 규제플래그(γ)가 ＂0＂이고(S6), 공 버퍼수(B)가 임계치 w보다 작거나 같은 경우(S8), 규제치(mc2 및 mp2)는 제2규제상태(γ=2)를 설정하기 위해 설정된다 (S9). 그후, 송신규제통지(BUSY)가 상위 레이어스테이션(102)에 보내지고(S10), 수신규제통지(RNR)가 단말장치(18,19)에 보내진다(S11).
스텝 S1으로부터 스텝 S6 내지 S8, 스텝 S12 및 스텝 S11을 통해 종료 4에 이르는 루우트는 통상상태(γ=0)로 부터 제1규제상태(γ=1)로의 이행을 보여주며, 규제치 mc1 및 mp1이 로우드 된다(S12). 다음, 수신규제통지(RNR)가 단말장치(18,19)에 전송된다(S11).
제12b도에서 스텝 S1 및 S6와 스텝 S13,S14 및 종료 5는, 제1규제상태 (γ=1)가 규제치(mc1 및 mp1)를 공급하도록 유지되는 조건을 나타낸다.
제12b도에서 스텝 S1,S6,S13 내지 S14 및 스텝 S15와 종료 6은 제2규제상태(γ=2)로 부터 제1규제상태(γ=1)에 발생하는 흐름도를 구성한다. 특히, 공 버퍼수(B)가 임계치 x보다 크고(S13), 규제플래그(γ)가 ＂2＂일 경우(S14)에 규제치(mc1 및 mp1)가 설정된다.
스텝 S1,S6,S13 및 스텝 S16 및 종료 7은 제1규제상태(γ=1)나 제2규제상태(γ=2)중 하나가 계속되는 조건을 보여주며, 이에 따라, 규제치(mc2 및 mp2)가 선행상태에 따라 송출된다.
스텝 S1,S6,S13 및 S16과 스텝 S17 및 종료 8은 제2규제상태(γ=2)가 계속되는 흐름도를 구성하며, 그에 따라 규제치(mc2 및 mp2)가 방출된다.
더우기, 스텝 S1,S6,S13,S16 및 S17과 스텝 S18,S19 및 종료 9는 제1규제상태(γ=1)로 부터 제2규제상태(γ=2)로의 이행이 발생하는 루우트를 완결한다. 따라서, 이 흐름도에 의해 규제치(mc2와 mp2)가 설정되며 그와 동시에 송신규제통지(BUSY)를 상위 레이어 스테이션(102)으로 보냄에 이어 규제플래그(γ)가 ＂2＂로 변환된다(S18).
따라서, 본 실시예에 의하면, 상이한 서어비스군에 의해 할당된 공 버퍼의 수는 상이한 규제단계에 맞추어져 공 버퍼의 공통 소정수와의 관계에 입각하여 모니터된다. 이것은 규제치가 서어비스군에 대해 규정된 사실과 결합되어 제어를 간단하게 하며, 또한 서어비스군에 대해 규정된 우선순서로 제어가 실시되도록 한다. 특히, 강화방향으로 한 규제단계에서 다른 단계로의 이행을 위한 임계치가 공 버퍼의 수에 대해 완화방향으로의 이행을 위한 임계치보다 작도록 선택되기 때문에 안정된 제어가 가능하다. 또한, 단위시간당 공 버퍼의 수가 일정하게 모니터되므로 신속한 응답의 제어가 가능하여 미소시간에 대하여도 적용된다.
본 발명은 특정 실시예에 관해 기술되었으나 이에 한정되는 것은 아니며 첨부된 특허청구의 범위에 의해서 또한 제한될 것이다.
따라서, 당해 기술에 숙력된 자들은 본 발명의 관점과 정신을 벗어남이 없이도 본 실시예의 수정 및 변경이 가능함을 이해하여야 할 것이다.

Claims (14)

  1. 인테그레이티드 서어비스 디지탈 네트워크의 유우저 네트워크 인터페이스에 관한 CCITT 리코멘데이숀스에 의해 규정된 바와 같이 D채널 데이타 링크 억세스 프로토콜 신호 처리를 수행하는 형태의 통신 장치로부터 송수신되는 데이타 신호를 개별적 및 일시적으로 기억하기 위해 버퍼의 할당을 감시하기 위한 시스템에 있어서, 상기 시스템은, 버퍼들 중의 각각의 하나에 일시 기억된 각각의 데이타 신호를 처리하기 위한 처리수단, 서어비스 억세스 포인트의 각각의 식별자에 대한 상기 수신 데이타 신호들에 대해, 상기 처리수단에 의해 처리될 때까지 대기하는 수신된 데이타 신호를 개별적으로 일시 기억하는 수신용 버퍼들을 할당하기 위한 제1버퍼할당 수단, 서어비스 억세스 포인트의 각각의 식별자에 대한 상기 처리된 데이타 신호들에 대해, 상기 처리수단에 의해 처리되고 전송될 때까지 대기하는 데이타 신호를 개별적으로 일시 기억하는 송신용 버퍼들을 할당하기 위한 제2버퍼 할당수단, 그 안에 공 버퍼들을 유보하기 위해 상기 제1 및 제2 버퍼할당 수단에 의해 할당된 공 버퍼 유보수단, 및 상기 공 버퍼 유보수단에 의해 유보되어 있는 공 버퍼의 수에 따라 상기 제1버퍼 할당 수단에 의해 할당될 버퍼의 수 및 상기 제2버퍼 할당 수단에 의해 할당될 버퍼의 수를 관리하기 위한 관리수단으로 이루어지고, 상기 처리수단은 각각의 소정 주기에서 서어비스 억세스 포인트의 각각의 식별자에 대한 대기 버퍼의 수를 모니터하며, 상기 공 버퍼 유보수단에 의해 유보된 공 버퍼의 수가 제1소정치보다 적도록 감소된 것을 상기 관리수단이 검출했을때, 소정 임계치와 현행 대기버퍼의 수의 함수에 입각하여, 서어비스 억세스 포인트 베이시스상에 접근될 할당된 공 버퍼의 수를 제어하는 것을 특징으로 하는 시스템.
  2. 제1항에 있어서, 상기 공 버퍼 유보수단에 유보된 공 버퍼의 수가 상기 제1소정치보다 적도록 감소된 것을 상기 관리수단이 검출했을때, 상기 처리수단은 현행 대기 버퍼의 수와 서어비스 억세스 포인트의 각각의 식별자에 대한 소정 임계치 사이에 차이가 생기고, 다음 서로에 대해 그 결과적 상이점을 비교하며, 상기 관리수단은, 상기 처리수단에 의해 수행된 비교의 결과에 응답하여, 그의 차가 다른 것보다 적은 서어비스 억세스 포인트의 하나에 관해 수시된 데이타 신호에 할당될 공 버퍼의 수를 제2소정치로 저감시키는 것을 특징으로 하는 시스템.
  3. 제1항에 있어서, 상기 관리수단은 상기 제1버퍼 할당 수단과 조합되어 있는 공 버퍼의 수를 카운트하며, 상기 시스템은 다수의 규제치의 레벨이 제공된 수신 규제 수단을 더 포함하고, 상기 수신 규제 수단은 서어비스 억세스 포인트의 각각의 식별자에 대한 상기 다수의 규제치의 레벨과 상기 관리수단에 의해 계수된 공 버퍼의 수를 비교한 다음, 비교 결과 조합된 다수 레벨의 상기 서어비스 억세스 포인트에서 제2소정치까지 데이타 신호를 수신하기 위해 유용한 수신 버퍼의 수를 규제하는 것을 특징으로 하는 시스템.
  4. 제3항에 있어서, 다수의 레벨치는 공 버퍼의 수에 대하여 완화 규제 레벨에서 강화 규제 레벨로의 이행이 강화 규제 레벨에서 완화 규제 레벨로의 이행보다 적게 되는 것을 특징으로 하는 시스템.
  5. 제3항에 있어서, 상기 관리수단은 단위 시간 주기당 공 버퍼의 수를 카운트하며, 상기 수신 규제수단에 있어서, 다수의 레벨치가 단위 시간 주기당 버퍼의 수에 따라 한정되는 것을 특징으로 하는 시스템.
  6. 제1항에 있어서, 상기 관리수단은 상기 제1버퍼할당 수단과 조합된 공 버퍼의 수를 계수하고, 상기 시스템은 규제치가 제공되어 있는 수신 규제 수단을 더 포함하며, 상기 수신 규제 수단은 서어비스 억세스 포인트의 각각의 식별자에 대한 상기 규제치와 상기 관리수단에 의해 계수된 공 버퍼의 수를 비교하여, 상기 공 버퍼의 수가 상기 규제치 보다 적게 되었을때 상기 서어비스 억세스 포인트에서 제2소정치까지 데이타 신호의 수신을 위해 이용 가능한 수신 버퍼의 수를 규제하는 것을 특징으로 하는 시스템.
  7. 제6항에 있어서, 상기 관리 수단은 단위 시간 주기당 공 버퍼의 수를 계수하고, 상기 수신 규제 수단에 있어서, 규제치가 단위 시간 주기당 버퍼의 수에 따라 한정되는 것을 특정으로 하는 시스템.
  8. 제7항에 있어서, 상기 수신 규제수단은, 상기 서어비스 억세스 포인트에 관해 수신되는 데이타 신호를 기억하기 위해 사용된 단위 시간 주기당 버퍼의 수를 계수하기 위해 서어비스 억세스 포인트의 식별자와 조합되어 제공된 적어도 하나의 카운터 수단, 단위 시간 주기당 버퍼의 수에 따라 규제치를 기억하기 위해 상기 적어도 하나의 카운터 수단과 조합되어 제공된 규제치 설정수단, 및 상기 규제치 설정수단에 기억된 규제치와 상기조합된 카운터 수단에 의한 수 출력을 비교하기 위해 상기 규제치 설정수단과 조합되어 제공되고, 상기 수가 상기 규제치에 도달되었을때, 제1신호를 발하는 비교기 수단을 포함하며, 상기 제1버퍼할당 수단은, 상기 제1신호에 응답하여 수신된 데이타 신호에 대해 공 버퍼의 할당을 금지시키는 것을 특징으로 하는 시스템.
  9. 제8항에 있어서, 상기 제1신호에 응답하여 상기 제1버퍼 할당 수단이 상기 제1신호와 조합되어 있는 서어비스 억세스 포인트에 관해 수신되는 데이타 신호에 대해 공 버퍼의 할당을 금지하는 것을 특징으로 하는 시스템.
  10. 제8항에 있어서, 상기 수신 규제 수단은 제1신호를 발하기 위해 상기 적어도 하나의 비교기 수단의 출력을 위한 OR 수단을 더 포함하는 것을 특징으로 하는 시스템.
  11. 제1항에 있어서, 서어비스 억세스 포인트는 회선 교환용 단말 장치를 포함하는 것을 특징으로 하는 시스템.
  12. 제1항에 있어서, 서어비스 억세스 포인트는 패킷 교환용 단말 장치를 포함하는 것을 특징으로 하는 시스템.
  13. 데이타 링크 억세스 프로토콜 신호 처리를 수행하는 형식의 통신 장치가 송수신한 데이타 신호를 처리하기 위해 개별적으로 일시 기억시키기 위한 버퍼의 할당을 관리하기 위한 시스템에 있어서, 서어비스 억세스 포인트의 각각의 식별자에 대한 수신 데이타 신호에 대해, 처리하기 위해 공급될때까지 대기하는 수신 데이타 신호를 개별적으로 일시 기억하는 수신버퍼를 할당하기 위한 버퍼 할당 수단, 공 버퍼를 유보하기 위한 버퍼 유보 수단, 상기 버퍼 유보 수단에 유보되어 있는 단위 시간 주기당 버퍼의 수를 계수하기 위해 상기 버퍼 할당 수단에 의해 할당될 버퍼의 수를 관리하기 위한 관리수단, 및 다수의 규제치 레벨이 제공되어 있는 수신 규제 수단을 포함하며, 상기 수신규제수단은 서어비스 억세스 포인트의 각각의 식별자에 대한 다수의 규제치 레벨과 상기 관리수단에 의해 계수된 공 버퍼의 수를 비교하고, 다음, 상기 비교의 결과와 조합되어 있는 제2소정치에 상기 서어비스 억세스 포인트로 부터 데이타 신호를 개별적으로 수신하는 수신버퍼들의 수를 규제하며, 상기 다수의 규제치 레벨이 공 버퍼의 수에 대하여 완화 규제 레벨로 부터 강화 규제 레벨로의 이행이 상기 강화규제 레벨로부터 상기 완화 규제 레벨로의 이행보다 적게 되는 것을 특징으로 하는 시스템.
  14. 데이타 링크 억세스 프로토콜 신호처리를 수행하는 형태의 통신 장치가 송수신한 데이타 신호를 처리하기 위해 개별적으로 일시 기억하기 위한 버퍼의 할당을 관리하기 위한 시스템에 있어서, 서어비스 억세스 포인트의 각각의 식별자에 대한 수신 데이타 신호에 대하여, 처리하기 위해 이송될때까지 대기하는 수신 데이타 신호를 개별적으로 일시 기억하는 수신 버퍼를 할당하기 위한 버퍼 할당 수단, 공 버퍼들을 유보하기 위한 버퍼 유보 수단, 버퍼 유보 수단에 유보되어 있는 시간 주기당 버퍼의 수를 계수하기 위해 상기 버퍼 할당 수단에 의해 할당될 버퍼의 수를 관리하기 위한 관리수단, 상기 서어비스 억세스 포인트에 관해 수신된 데이타 신호를 기억하기 위해 사용된 단위시간 주기당 버퍼의 수를 계수하기 위해 서어비스 억세스 포인트의 식별자와 조합되어 제공된 적어도 하나의 카운터 수단, 단위 시간 주기당 버퍼의 수에 따라 규제치를 기억하기 위해 상기 적어도 하나의 카운터 수단과 함께 조합되어 제공된 규제치 설정수단, 및 상기 규제치 설정 수단에 기억된 규제치와 상기 조합된 카운터 수단에 의한 카운트 출력을 비교하기 위해 상기 규제치 설정수단과 함께 조합되어 제공되고, 상기 카운트가 상기 규제치에 달하였을때, 제1신호를 발하는 비교기 수단으로 이루어지며, 상기 버퍼 할당 수단이 상기 제1신호에 응답하여 수신 데이타 신호에 대해 공 버퍼의 할당을 금지하는 것을 특징으로 하는 시스템.
KR1019870014817A 1986-12-23 1987-12-23 데이타 링크 억세스 프로토콜 제어용 동적 버퍼 관리시스템 KR920009387B1 (ko)

Applications Claiming Priority (9)

Application Number Priority Date Filing Date Title
JP?61-305171 1986-12-23
JP61-305171 1986-12-23
JP30517186A JPH06101747B2 (ja) 1986-12-23 1986-12-23 通信装置のバッファ管理方式
JP?61-308667 1986-12-26
JP61-308667 1986-12-26
JP61308667A JPS63164652A (ja) 1986-12-26 1986-12-26 デ−タ交換網のバツフア割当方式
JP62041469A JPS63209347A (ja) 1987-02-26 1987-02-26 デ−タ交換網のバツフア割当方式
JP61-041469 1987-02-26
JP?62-41469 1987-02-26

Publications (2)

Publication Number Publication Date
KR880008566A KR880008566A (ko) 1988-08-31
KR920009387B1 true KR920009387B1 (ko) 1992-10-15

Family

ID=27290823

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019870014817A KR920009387B1 (ko) 1986-12-23 1987-12-23 데이타 링크 억세스 프로토콜 제어용 동적 버퍼 관리시스템

Country Status (6)

Country Link
US (1) US4845710A (ko)
EP (1) EP0272939B1 (ko)
KR (1) KR920009387B1 (ko)
AU (1) AU599183B2 (ko)
CA (1) CA1287182C (ko)
DE (1) DE3789706T2 (ko)

Families Citing this family (46)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63292747A (ja) * 1987-05-25 1988-11-30 Hitachi Ltd バツフア管理方式
JPH0748775B2 (ja) * 1988-06-16 1995-05-24 日本電気株式会社 Ｉｓｄｎ端末終端識別子管理方式
JPH0237422A (ja) * 1988-07-28 1990-02-07 Oki Electric Ind Co Ltd 数値管理方式
US5146564A (en) * 1989-02-03 1992-09-08 Digital Equipment Corporation Interface between a system control unit and a service processing unit of a digital computer
US5113394A (en) * 1989-06-26 1992-05-12 Motorola, Inc. Method for repeating TDM/TDMA frames
US5195184A (en) * 1989-12-15 1993-03-16 Ncr Corporation Method and system for high speed data transfer
EP0447769A3 (en) * 1990-03-12 1994-12-21 Sel Alcatel Ag Method and circuit arrangement for managing uniform unities and switching element
US5261059A (en) * 1990-06-29 1993-11-09 Digital Equipment Corporation Crossbar interface for data communication network
EP0475180A1 (de) * 1990-09-04 1992-03-18 Siemens Aktiengesellschaft Verfahren zum Übertragen von Nachrichtenblöcken zwischen bei bestehenden Verbindungen einander zugeordneten Übertragungsleitungen einer Fernmeldevermittlungsanlage
JPH04119042A (ja) * 1990-09-10 1992-04-20 Fujitsu Ltd Ｉｓｄｎのｄチャンネル輻輳制御方式
EP0739119B1 (en) * 1991-03-29 2002-02-27 Mitsubishi Denki Kabushiki Kaisha Buffer apparatus
DE4118623C2 (de) * 1991-06-06 1993-12-16 Siemens Ag Verfahren zur Pufferaufteilung in Kommunikationssystemen
JP3127523B2 (ja) * 1991-10-31 2001-01-29 株式会社日立製作所 通信制御装置およびデータ送信方法
JPH06187302A (ja) * 1992-12-18 1994-07-08 Fujitsu Ltd 転送要求キュー制御方式
DE4323405A1 (de) * 1993-07-13 1995-01-19 Sel Alcatel Ag Zugangskontrollverfahren für einen Pufferspeicher sowie Vorrichtung zum Zwischenspeichern von Datenpaketen und Vermittlungsstelle mit einer solchen Vorrichtung
JPH0784807A (ja) * 1993-09-14 1995-03-31 Fujitsu Ltd バッファ管理装置および方法
US5675797A (en) * 1994-05-24 1997-10-07 International Business Machines Corporation Goal-oriented resource allocation manager and performance index technique for servers
EP0717532A1 (en) * 1994-12-13 1996-06-19 International Business Machines Corporation Dynamic fair queuing to support best effort traffic in an ATM network
US6088736A (en) * 1995-07-19 2000-07-11 Fujitsu Network Communications, Inc. Joint flow control mechanism in a telecommunications network
US5781801A (en) * 1995-12-20 1998-07-14 Emc Corporation Method and apparatus for receive buffer management in multi-sender communication systems
US5907717A (en) * 1996-02-23 1999-05-25 Lsi Logic Corporation Cross-connected memory system for allocating pool buffers in each frame buffer and providing addresses thereof
US5748900A (en) * 1996-03-13 1998-05-05 Cray Research, Inc. Adaptive congestion control mechanism for modular computer networks
US6233704B1 (en) 1996-03-13 2001-05-15 Silicon Graphics, Inc. System and method for fault-tolerant transmission of data within a dual ring network
US5862313A (en) * 1996-05-20 1999-01-19 Cray Research, Inc. Raid system using I/O buffer segment to temporary store striped and parity data and connecting all disk drives via a single time multiplexed network
US6317427B1 (en) * 1997-04-24 2001-11-13 Cabletron Systems, Inc. Method and apparatus for adaptive port buffering
US5916309A (en) * 1997-05-12 1999-06-29 Lexmark International Inc. System for dynamically determining the size and number of communication buffers based on communication parameters at the beginning of the reception of message
US6046817A (en) * 1997-05-12 2000-04-04 Lexmark International, Inc. Method and apparatus for dynamic buffering of input/output ports used for receiving and transmitting print data at a printer
US6563837B2 (en) 1998-02-10 2003-05-13 Enterasys Networks, Inc. Method and apparatus for providing work-conserving properties in a non-blocking switch with limited speedup independent of switch size
US6865154B1 (en) 1998-01-12 2005-03-08 Enterasys Networks, Inc. Method and apparatus for providing bandwidth and delay guarantees in combined input-output buffered crossbar switches that implement work-conserving arbitration algorithms
US6072772A (en) * 1998-01-12 2000-06-06 Cabletron Systems, Inc. Method for providing bandwidth and delay guarantees in a crossbar switch with speedup
US6112251A (en) 1998-01-13 2000-08-29 Cabletron Systems, Inc. Virtual local network for sending multicast transmissions to trunk stations
US6469987B1 (en) 1998-01-13 2002-10-22 Enterasys Networks, Inc. Virtual local area network with trunk stations
US6301224B1 (en) 1998-01-13 2001-10-09 Enterasys Networks, Inc. Network switch with panic mode
DE19842849C2 (de) * 1998-09-18 2001-02-01 Siemens Ag Verfahren und Anordnung zum Übertragen von digitalen Daten
US6216174B1 (en) 1998-09-29 2001-04-10 Silicon Graphics, Inc. System and method for fast barrier synchronization
US6822966B2 (en) 1999-03-01 2004-11-23 Enterasys Networks, Inc. Allocating buffers for data transmission in a network communication device
US6625157B2 (en) * 1999-05-20 2003-09-23 Advanced Micro Devices, Inc. Apparatus and method in a network switch port for transferring data between buffer memory and transmit and receive state machines according to a prescribed interface protocol
US6728253B1 (en) * 1999-09-24 2004-04-27 International Business Machines Corporation Mixed queue scheduler
KR100332836B1 (ko) * 1999-12-23 2002-04-17 신현준 에프아이피의 응용계층을 이용한 데이터처리방법
JP3415567B2 (ja) 2000-06-21 2003-06-09 エヌイーシーマイクロシステム株式会社 Ｕｓｂ転送制御方法およびｕｓｂコントローラ
US6772411B2 (en) 2000-12-01 2004-08-03 Bmc Software, Inc. Software performance and management system
US7480239B1 (en) 2001-11-27 2009-01-20 Cisco Technology, Inc. Method and apparatus for true priority based connection establishment within a PNNI ATM network
WO2004051955A1 (ja) * 2002-11-29 2004-06-17 Fujitsu Limited 通信装置、制御方法及びプログラム
US7532574B1 (en) 2003-10-02 2009-05-12 Cisco Technology, Inc. Method and apparatus for improved priority based connection establishment within a PNNI ATM network
US8260313B1 (en) 2009-08-03 2012-09-04 Sprint Spectrum L.P. Apparatus and method for modifying service-access-point data within the apparatus
US10565109B2 (en) * 2017-09-05 2020-02-18 International Business Machines Corporation Asynchronous update of metadata tracks in response to a cache hit generated via an I/O operation over a bus interface

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
IT980651B (it) * 1973-03-21 1974-10-10 Cselt Centro Studi Lab Telecom Sistema elettronico centralizzato di commutazione di segnali tele fonici e dati ad alta velocita
IT1159480B (it) * 1983-08-04 1987-02-25 Cselt Centro Studi Lab Telecom Nodo di commutazione distribuito a banda variabile con gestione dinamica delle trame ibride
DE3475152D1 (en) * 1984-05-23 1988-12-15 Ibm Buffer device used in a voice transmission network
JPS61232744A (ja) * 1985-04-08 1986-10-17 Oki Electric Ind Co Ltd バツフア管理方式
JPH0732403B2 (ja) * 1985-04-08 1995-04-10 沖電気工業株式会社 バツフア管理方式
US4730305A (en) * 1986-04-11 1988-03-08 American Telephone And Telegraph Company, At&T Bell Laboratories Fast assignment technique for use in a switching arrangement
US4755992A (en) * 1986-06-06 1988-07-05 Racal Data Communications Inc. Transparent packet access over d-channel of ISDN

Also Published As

Publication number Publication date
EP0272939A2 (en) 1988-06-29
CA1287182C (en) 1991-07-30
KR880008566A (ko) 1988-08-31
DE3789706D1 (de) 1994-06-01
US4845710A (en) 1989-07-04
DE3789706T2 (de) 1994-09-29
EP0272939B1 (en) 1994-04-27
EP0272939A3 (en) 1989-10-11
AU599183B2 (en) 1990-07-12
AU8298887A (en) 1988-06-23

Similar Documents

Publication Publication Date Title
KR920009387B1 (ko) 데이타 링크 억세스 프로토콜 제어용 동적 버퍼 관리시스템
US4933935A (en) Communications systems
KR920007482B1 (ko) 데이타 패킷 경로 지정장치
CA2119205C (en) Improvements in or relating to asynchronous transfer mode communication systems
JP3675840B2 (ja) コンテンション方式の媒体アクセス制御における一定ビット速度の伝送機構
US6470029B1 (en) Bandwidth control method in a network system
EP0337619A1 (en) Communication system
CA2266440C (en) Multiplex transmission system and band control method
CA2098037C (en) Communication system enabling external control of system terminals
EP1178698B1 (en) Unused bandwidth allocation in passive optical networks
KR19980702938A (ko) 광대역 교환 시스템
CN1183190A (zh) 宽带交换系统
US6560219B1 (en) Hybrid exchange, an exchange, and a re-arrangement method for STM data in an exchange
EP0256681B1 (en) Communication systems
US6298049B1 (en) Method and arrangement for upstream timeslot assignment, and communication system wherein the method is used
JP3446946B2 (ja) データ通信システム及びタイムスロット割当方法並びにタイムスロット割当制御プログラムを格納した記憶媒体
GB2272820A (en) Improvements in or relating to asynchronous transfer mode communication systems
JPH06152635A (ja) フレームリレーデータ伝送システムに関する改良
JPH11510009A (ja) 割付型並びに動的交換機フロー制御
US6618400B1 (en) System for effectively using ISDN backup channel
JP2814672B2 (ja) 通信システムにおける帯域割り当て方法及び通信システム
JPH07135502A (ja) タイムスロット割り当て制御方法および装置
Woloszynski Standardization of a multi‐configuration medium access protocol for broadband ISDN
JPH06101747B2 (ja) 通信装置のバッファ管理方式
JPH05227176A (ja) 通信マルチプレクサ

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 19981001

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee