KR920008596A - 컴퓨터 프로세서 내부의 유용한 레지스터수 증가장치 - Google Patents
컴퓨터 프로세서 내부의 유용한 레지스터수 증가장치 Download PDFInfo
- Publication number
- KR920008596A KR920008596A KR1019910018917A KR910018917A KR920008596A KR 920008596 A KR920008596 A KR 920008596A KR 1019910018917 A KR1019910018917 A KR 1019910018917A KR 910018917 A KR910018917 A KR 910018917A KR 920008596 A KR920008596 A KR 920008596A
- Authority
- KR
- South Korea
- Prior art keywords
- registers
- store
- precision
- addressable
- storing
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/30003—Arrangements for executing specific machine instructions
- G06F9/30007—Arrangements for executing specific machine instructions to perform operations on data operands
- G06F9/3001—Arithmetic instructions
- G06F9/30014—Arithmetic instructions with variable precision
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F5/00—Methods or arrangements for data conversion without changing the order or content of the data handled
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/30003—Arrangements for executing specific machine instructions
- G06F9/30007—Arrangements for executing specific machine instructions to perform operations on data operands
- G06F9/30036—Instructions to perform operations on packed data, e.g. vector, tile or matrix operations
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/30098—Register arrangements
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/30098—Register arrangements
- G06F9/30105—Register structure
- G06F9/30112—Register structure comprising data of variable length
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/30098—Register arrangements
- G06F9/3012—Organisation of register space, e.g. banked or distributed register file
- G06F9/30138—Extension of register space, e.g. register cache
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/34—Addressing or accessing the instruction operand or the result ; Formation of operand address; Addressing modes
- G06F9/342—Extension of operand address space
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Software Systems (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Computational Mathematics (AREA)
- Mathematical Analysis (AREA)
- Mathematical Optimization (AREA)
- Pure & Applied Mathematics (AREA)
- Advance Control (AREA)
- Executing Machine-Instructions (AREA)
- Multi Processors (AREA)
- Telephone Function (AREA)
Abstract
내용 없음
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 본 발명에 따라 설계된 부동소숫점 프로세서 레지스터를 나타내는 도면.
Claims (6)
- 제1다수의 레지스터와 제2다수의 레지스터로 이루어진 수조정가능 프로세서에 있어서, 제1다수의 레지스터의 임의 레지스터 각각은 하나의 단정도수를 기억시키기에 적어도 충분한 다수의 비트 위치을 포함하며, 제1다수의 레지스터의 임의 레지스터는 순차적으로 번호지정된 주소에 의해 단정도수를 기억시킬때 주소지정가능하며, 단정도 수를 기억시키는데 사용된 순차적인 수중1을 교환하므로써 배정도수를 기억시킬때 주소 지정 가능하며, 제2다수의 레지스터의 임의 레지스터 각각은 하나의 단정도 수를 기억시키기에 적어도 충분한 다수의 비트 위치를 포함하며, 제2다수의 레지스터는 배정도수를 기억시킬때 제1다수의 레지스터중 임의의 레지스터를 주소지정하는데 생략된 단정도수를 기억시키는데 사용된 순차수증 1을 교환하므로써 배정도수를 기억시킬때 쌍으로 주소 지정가능한 것을 특징으로 하는 수조정가능 프로세서.
- 제1항에 있어서, 제1다수의 레지스터중 임의의 레지스터는 단정도수를 기억시키는데 사용된 순차수중 1/4씩 4개 레지스터 세트로 4배 정도수를 기억시킬때 주소지정 가능하며, 제2다수의 레지스터중 임의의 레지스터는 제2다수의 레지스터중 임의의 레지스터를 주소지정하는데 있어서 배정도수를 기억시키는데 사용된 수중 1을 교환하므로써 4개 레지스터 세트로 4배정도 수를 기억시킬 때 각각 주소지정 가능한 것을 특징으로 하는 수 조정가능 프로세서.
- 제2항에 있어서, 더우기 4배정도 수를 기억시킬 때 제1및 제2다수의 레지스터중 임의의 레지스터를 주소지정하는데 생략된 단정도수를 기억시키는데 사용된 순차수중 1을 교환하므로써 4개 레지스터 세트로 4배정도수를 기억시키도록 주소지정가능한 제3다수의 레지스터로 이루어진 것을 특징으로 하는 수조가능 프로세서.
- 제1다수의 레지스터와 제2다수의 레지스터로 이루어진 수조정가능 처리기에 있어서, 제1다수의 레지스터중 임의의 레지스터 각각이 하나의 단정도 수를 기억시키기에 적어도 충분한 다수의 비트 위치를 포함하며 제1다수의 레지스터중 임의의 레지스터는 단정도수가 기억될 때는 순차적으로 번호지정된 주소에 의해 주소지정 가능하며, 배정도수를 기억시킬때는 단정도수를 기억시키는데 사용된 순차수중 1을 교환하므로써 주소 지정 가능하며, 제2다수의 레지스터중 임의의 레지스터 각각은 하나의 배정도수를 기억시키기에 적어도 충분한 다수의 비트 위치를 포함하며, 제2다수의 레지스터중 임의의 레지스터는 배정도수를 기억시킬 때는 제1다수의 레지스터중 임의의 레지스터를 주소지정하는데 생략된 단정도수를 기억시키는데 사용된 순차수중 1을 교환하므로써 주소 지정가능한 것을 특징으로 하는 수조정가능 프로세서.
- 제4항에 있어서, 제1다수의 레지스터중 임의의 레지스터는 단정도수를 기억시키는데 사용된 순차수중 1/4씩 4개 레지스터 세트로 4배정도수를 기억시킬때 주소 지정가능하며, 제2다수의 레지스터중 임의의 레지스터는 제2다수의 레지스터중 임의의 레지스터를 주소지정하는데 있어서 배정도수를 기억시키는데 사용된 수중 1을 교환하므로써 레지스터 세트로 4배정도수를 기억시킬때 각각 주소지정 가능한 것을 특징으로 하는 수조정가능 프로세서.
- 제5항에 있어서, 4배정도수를 기억시킬때, 제1 및 제2다수의 레지스터중 임의의 레지스토를 주소지정하는데 생략된 단정도수를 기억시키는데 사용된 순차수중 1을 교환하므로서 레지스터 세트로 4배정도수를 기억시키도록 주소지정 가능한 제3다수의 레지스터로 이루어진 것을 특징으로 하는 수조정가능 프로세서.※ 참고사항 : 최초출원 내용에 의하여 공개되는 것임.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US60555690A | 1990-10-29 | 1990-10-29 | |
US605,556 | 1990-10-29 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR920008596A true KR920008596A (ko) | 1992-05-28 |
KR960001943B1 KR960001943B1 (ko) | 1996-02-08 |
Family
ID=24424162
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019910018917A KR960001943B1 (ko) | 1990-10-29 | 1991-10-25 | 컴퓨터 프로세서 내부의 유용한 레지스터수 증가장치 |
Country Status (5)
Country | Link |
---|---|
EP (1) | EP0483967A3 (ko) |
JP (1) | JPH06103062A (ko) |
KR (1) | KR960001943B1 (ko) |
CA (1) | CA2054459C (ko) |
TW (1) | TW315957U (ko) |
Families Citing this family (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5771368A (en) * | 1990-10-29 | 1998-06-23 | Sun Microsystems, Inc. | Memory addressing scheme for increasing the number of memory locations available in a computer for storing higher precision numbers |
DE4208459A1 (de) * | 1992-03-17 | 1993-09-23 | Philips Patentverwaltung | Schaltungsanordnung zur verarbeitung von eingabe/ausgabedaten |
DE69424355T2 (de) * | 1993-08-31 | 2001-02-15 | Sun Microsystems Inc | Speicheradressierungsschema zur Erhöhung der Anzahl von Speicherplätzen in einem Rechner zur Speicherung von Doppelgenauigkeitszahlen |
US6643765B1 (en) | 1995-08-16 | 2003-11-04 | Microunity Systems Engineering, Inc. | Programmable processor with group floating point operations |
US5632514A (en) * | 1996-03-26 | 1997-05-27 | Johnson, Jr.; Marvin B. | Juvenile safety gate latch for swing gate |
US5901316A (en) * | 1996-07-01 | 1999-05-04 | Sun Microsystems, Inc. | Float register spill cache method, system, and computer program product |
US5854939A (en) * | 1996-11-07 | 1998-12-29 | Atmel Corporation | Eight-bit microcontroller having a risc architecture |
EP0942357A3 (en) | 1998-03-11 | 2000-03-22 | Matsushita Electric Industrial Co., Ltd. | Data processor compatible with a plurality of instruction formats |
US6170001B1 (en) | 1998-05-27 | 2001-01-02 | Arm Limited | System for transfering format data from format register to memory wherein format data indicating the distribution of single or double precision data type in the register bank |
US7117342B2 (en) * | 1998-12-03 | 2006-10-03 | Sun Microsystems, Inc. | Implicitly derived register specifiers in a processor |
US7114056B2 (en) | 1998-12-03 | 2006-09-26 | Sun Microsystems, Inc. | Local and global register partitioning in a VLIW processor |
GB2363869B (en) | 2000-06-20 | 2004-06-23 | Element 14 Inc | Register addressing |
JP5481793B2 (ja) * | 2008-03-21 | 2014-04-23 | 富士通株式会社 | 演算処理装置および同装置の制御方法 |
CN113808000B (zh) * | 2021-11-19 | 2022-04-26 | 北京壁仞科技开发有限公司 | 数据管理装置及数据管理方法 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS58142464A (ja) * | 1982-02-19 | 1983-08-24 | Hitachi Ltd | マイクロプロセツサ |
-
1991
- 1991-09-24 EP EP19910308651 patent/EP0483967A3/en not_active Withdrawn
- 1991-10-18 TW TW084203504U patent/TW315957U/zh unknown
- 1991-10-25 KR KR1019910018917A patent/KR960001943B1/ko not_active IP Right Cessation
- 1991-10-29 CA CA002054459A patent/CA2054459C/en not_active Expired - Fee Related
- 1991-10-29 JP JP3308336A patent/JPH06103062A/ja active Pending
Also Published As
Publication number | Publication date |
---|---|
CA2054459C (en) | 1998-04-28 |
JPH06103062A (ja) | 1994-04-15 |
TW315957U (en) | 1997-09-11 |
EP0483967A2 (en) | 1992-05-06 |
KR960001943B1 (ko) | 1996-02-08 |
EP0483967A3 (en) | 1993-07-21 |
CA2054459A1 (en) | 1992-04-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR920008596A (ko) | 컴퓨터 프로세서 내부의 유용한 레지스터수 증가장치 | |
US4727474A (en) | Staging memory for massively parallel processor | |
EP0508577A1 (en) | Address translation mechanism | |
EP0206504B1 (en) | Search apparatus | |
JPS5629769A (en) | Word storing system | |
KR910003500A (ko) | 다중 방향 세트 어소시에티브 캐시 메모리로부터 다중 워드의 고속억세스 | |
GB1233927A (ko) | ||
GB1423397A (en) | Multi-dimensional access solid state memory | |
EP0007001A1 (en) | Constrained paging data processing apparatus | |
US6874070B2 (en) | System and method for memory interleaving using cell map with entry grouping for higher-way interleaving | |
US8441883B2 (en) | Memory arrangement for accessing matrices | |
KR870009384A (ko) | 반도체 기억 장치 | |
EP0372841A3 (en) | Arrangement for and method of locating ROM in computer memory space | |
KR920013135A (ko) | 우선변환참조버퍼에서 적중수를 증가시키기 위한 장치 | |
Tojiboev et al. | Cash memory of the computer, memory address and their order | |
KR890015129A (ko) | 벡터 레지스터 파일 | |
DE60139140D1 (de) | Bit-parallele/bit-serielle inhaltsadressierbare (assoziative) verbundspeicheranordnungen | |
KR960011715A (ko) | 어드레스 변환 장치 | |
Wang | Mixed difference matrices and the construction of orthogonal arrays | |
KR920022302A (ko) | 연상(連想)메모리 | |
KR910020720A (ko) | 랜덤 액세스 메모리내의 행 캐쉬용장치 | |
US6807603B2 (en) | System and method for input/output module virtualization and memory interleaving using cell map | |
KR950006603A (ko) | 고정도수를 저장하는 컴퓨터내에서 이용가능한 메모리 주소위치의 수를 증가시키기 위한 메모리 주소지정방법 | |
JPS562063A (en) | Information retrieval system | |
GB1330941A (en) | Data processing system |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
G160 | Decision to publish patent application | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20030124 Year of fee payment: 8 |
|
LAPS | Lapse due to unpaid annual fee |