KR950006603A - 고정도수를 저장하는 컴퓨터내에서 이용가능한 메모리 주소위치의 수를 증가시키기 위한 메모리 주소지정방법 - Google Patents

고정도수를 저장하는 컴퓨터내에서 이용가능한 메모리 주소위치의 수를 증가시키기 위한 메모리 주소지정방법 Download PDF

Info

Publication number
KR950006603A
KR950006603A KR1019940021813A KR19940021813A KR950006603A KR 950006603 A KR950006603 A KR 950006603A KR 1019940021813 A KR1019940021813 A KR 1019940021813A KR 19940021813 A KR19940021813 A KR 19940021813A KR 950006603 A KR950006603 A KR 950006603A
Authority
KR
South Korea
Prior art keywords
memory address
logic
processor
addressing
location
Prior art date
Application number
KR1019940021813A
Other languages
English (en)
Other versions
KR100301224B1 (ko
Inventor
시메리크 로버트
콩 싱
케리 에드먼드
Original Assignee
리 패츠
선 마이크로시스템즈 인코오퍼레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 리 패츠, 선 마이크로시스템즈 인코오퍼레이티드 filed Critical 리 패츠
Publication of KR950006603A publication Critical patent/KR950006603A/ko
Application granted granted Critical
Publication of KR100301224B1 publication Critical patent/KR100301224B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30003—Arrangements for executing specific machine instructions
    • G06F9/30007—Arrangements for executing specific machine instructions to perform operations on data operands
    • G06F9/3001—Arithmetic instructions
    • G06F9/30014—Arithmetic instructions with variable precision
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F5/00—Methods or arrangements for data conversion without changing the order or content of the data handled
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30098—Register arrangements
    • G06F9/30105—Register structure
    • G06F9/30109—Register structure having multiple operands in a single register
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30098—Register arrangements
    • G06F9/30105—Register structure
    • G06F9/30112—Register structure comprising data of variable length
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30098—Register arrangements
    • G06F9/3012—Organisation of register space, e.g. banked or distributed register file
    • G06F9/30138—Extension of register space, e.g. register cache
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/34—Addressing or accessing the instruction operand or the result ; Formation of operand address; Addressing modes
    • G06F9/342—Extension of operand address space
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Software Systems (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computational Mathematics (AREA)
  • Mathematical Analysis (AREA)
  • Mathematical Optimization (AREA)
  • Pure & Applied Mathematics (AREA)
  • Executing Machine-Instructions (AREA)

Abstract

고정도 수를 저장하는 컴퓨터에서 이용가능한 메모리 주소위치의 수를 증가시키기 위한 백워드로 양립가능한 주소지정방법이다. 본 발명의 컴퓨터 시스템은 S가 2의 누승인 S정도를 갖는 수를 조작할 수 있는 처리기를 갖는다.
메모리 주소위치는 n비트 논리주소인에 의해 명령어 주소필드내에서 지정된다. 각각의 S정도수는 m비트 물리주소인에 의해 엑세스된 S메모리 주소 그룹내에 저장된다. 각각의 메모리 주소위치는 단정도 수를 저장할수 있다. 논리주소로 메모리 주소위치를 주소지정하기 위한 주소지정논리는 0≤i≤(log2S)-1에서 di=0을 세팅하고, log2S≤i≤n-1에서 di=e를 세팅하는 정렬논리; 및 n≤i≤m-1에서 di=ei-n을 세팅하는 확장논리를 포함한다.
이 정렬논리는 논리등식인
에 따라 구현될 수 있으며, 여기서 k는 처리기에 의해 조작가능한 정도크기의 수이며이다. 확장논리는 논리등식인
에 다라 구현될 수 있다.
메모리 주소위치는 전형적으로 마이크로프로세서의 레지스터일 수 있다.

Description

고정도수를 저장하는 컴퓨터내에서 이용가능한 메모리 주소위치의 수를 증가시키기 위한 메모리 주소지정방법.
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 본 발명의 일실시예에 의해 사용되는 명령어 포맷의 도시도,
제3도는 마이크로프로세서의 블럭도,
제4도는 종래의 주소지정논리의 도시도.

Claims (13)

  1. 메모리 주소위치는 n비트 논리주소인에 의해 명령어 주소필드내에서 지정되고, 각각의 수는 m비트 물리주소인에 의해 엑세스된 S메모리 주소위치의 그룹내에 저장되고, 각각의 메모리 주소위치는 단정도 수를 저장가능하고, S가 2의 누승인 S정도를 조작할 수 있는 처리기를 갖는 컴퓨터 시스템내의 상기 논리주소로써 상기 메모리 주소위치를 주소저정하는 주소지정논리에 있어서, 상기 주소지정논리는 0≤i≤(log2S)-1에서 di=0을 세팅하고, log2S≤i≤n-1에서 di=ei를 세팅하는 정렬논리; 및 n≤i≤m-1에서 di=ei-n을 세팅하는 확장논리로 구성되는 것을 특징으로 하는 주소지정논리.
  2. 제1항에 있어서, k는 상기 처리기에 의해 조작될 수 있는 정도크기의 수이고이며, 여기서 상기 정렬논리는 다음 논리등식
    에 다라 구현되는 것을 특징으로 하는 주소지정논리.
  3. 제1항에 있어서, k는 상기 처리기에 의해 조작될 수 있는 정도크기의 수이고이며, 여기서 상기 확장논리는 다음 논리등식
    에 따라 구현되는 것을 특징으로 하는 주소지정논리.
  4. 제1항에 있어서, 상기 메모리 주소위치는 마이크로프로세서 레지스터인 것을 특징으로 하는 주소지정논리.
  5. 메모리 주소위치는 n비트 논리주소인에 의해 명령어 주소필드내에서 지정되고, 각각의 수는 m비트 물리주소인에 의해 엑세스된 S메모리 주소위치의 그룹내에 저장되고, 각각의 메모리 주소위치는 단정도 수를 저장가능하고, S가 2의 누승인 S정도를 조작할 수 있는 처리기를 갖는 컴퓨터 시스템내의 상기 논리주소로써 상기 메모리 주소위치를 주소저정하는 방법에 있어서, 상기 주소지정방법은 0≤i≤(log2S)-1에서 di=0을 세팅; log2S≤i≤n-1에서 di=ei를 세팅; 및 n≤i≤m-1에서 di=ei-n을 세팅하는 단계로 이루어지는 것을 특징으로 하는 주소지정방법.
  6. 제5항에 있어서, k는 상기 처리기에 의해 조작되는 것이 가능한 정도 크기의 수이며이고, 여기서 상기 제1세팅 단계는 논리등식인
    에 따라 구현되어지고, 상기 제2세팅 단계는 논리등식인
    di=eik≤i≤n
    에 따라 구현되는 것을 특징으로 하는 주소지정방법.
  7. 제5항에 있어서, k는 상기 처리기에 의해 조작되어질 수 있는 정도크기의 수이며이고, 여기서 상기 제3세팅 단계는 논리등식인
    에 따라 구현되는 것을 특징으로 하는 주소지정방법.
  8. 제5항에 있어서, 상기 메모리 주소위치는 마이크로프로세서 레지스터인 것을 특징으로 하는 주소지정방법.
  9. S가 2의 누승인 S정도를 갖는 다수의 수를 조작할 수 있는 처리기에 있어서, 상기 처리기는 제1의 다수의 논리주소 E에 의해 주소지정가능한 제1의 다수의 메모리 주소위치를 가지며, 제1의 다수의 논리주소들의 각각의 논리주소는 cS형태를 가지며 여기서 c는 집합{0, 1……, (r/S-1)}으로 부터이며 r은 제1의 다수의 메모리 주소위치내에서의 메모리 주소위치의 갯수이고, 제1의 다수의 메모리 주소위치에서의 각각의 메모리 주소위치는 단정도수를 저장가능하며, 제1의 다수의 메모리 주소 위치의 각각의 메모리 주소위치는 S그룹내에서 주소지정가능하며, 상기 처리기는 추가로 다수의 S-1개의 추가의 다수 메모리 주소위치, 단정도 수를 저장할 수 있는 각각의 추가의 다수 메모리 주소위치내에서의 각각의 메모리 주소위치, S그룹내에서 주소지정가능한 각각의 추가의 다수 메모리 주소위치내에서의 메모리 주소위치, 각각의 추가의 다수 메모리 주소위치내에서 메모리 주소위치의 수인r: 및 각각의 추가의 다수 메모리 주소에 대해 연관된 추가의 다수 논리주소를 사용하여 S-1개의 추가의 다수 메모리 주소위치를 주소지정하는 주소지정논리, i는 집합{1, 2……, S-1}으로부터이고 cS+1의 형태를 갖는 연관된 추가의 다수 논리주소인 i의 각각의 주소, 추가의 다수 레지스터에 접속되는 주소지정수단으로 구성되는 것을 특징으로 하는 S정도를 갖는 다수의 수를 처리할 수 있는 처리기.
  10. 제9항에 있어서, 메모리 주소위치는 n비트 논리주소인에 의해 의해 명령어 주소필드내에서 지정되고, 각각의 S정도 수는 m비트 물리주소인에 의해 액세스되며, 상기 주소지정논리는 0≤i≤(log2S)-1에서 di=0을 세팅하고, log2S≤i≤n-1에서 di=ei-n을 세팅하는 확장논리를 포함하는 것을 특징으로 하는 처리기.
  11. 제10항에 있어서, k는 상기 처리기에 의해 조작가능한 정도크기의 수이고이며, 경기서 상기 정렬논리는 다음의 논리등식
    에 따라 구현되어 있는 것을 특징으로 하는 처리기.
  12. 제10항에 있어서, k는 상기 처리기에 의해 조작가능한 정도크기의 수이고이며, 여기서 상기 확장논리는 다음의 논리등식
    에 따라 구현되는 것을 특징으로 하는 처리기.
  13. 제10항에 있어서, 상기 메모리 주소위치는 마이크로프로세서 레지스터인 것을 특징으로 하는 처리기.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019940021813A 1993-08-31 1994-08-31 고정도수를저장하는컴퓨터내에서이용가능한메모리주소위치의수를증가시키기위한메모리주소지정방법 KR100301224B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US114466 1987-10-30
US11446693A 1993-08-31 1993-08-31
US114,466 1993-08-31

Publications (2)

Publication Number Publication Date
KR950006603A true KR950006603A (ko) 1995-03-21
KR100301224B1 KR100301224B1 (ko) 2001-10-22

Family

ID=22355385

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940021813A KR100301224B1 (ko) 1993-08-31 1994-08-31 고정도수를저장하는컴퓨터내에서이용가능한메모리주소위치의수를증가시키기위한메모리주소지정방법

Country Status (4)

Country Link
EP (1) EP0640912B1 (ko)
JP (1) JP3575496B2 (ko)
KR (1) KR100301224B1 (ko)
DE (1) DE69424355T2 (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5632514A (en) * 1996-03-26 1997-05-27 Johnson, Jr.; Marvin B. Juvenile safety gate latch for swing gate
US5778247A (en) * 1996-03-06 1998-07-07 Sun Microsystems, Inc. Multi-pipeline microprocessor with data precision mode indicator
US6055619A (en) * 1997-02-07 2000-04-25 Cirrus Logic, Inc. Circuits, system, and methods for processing multiple data streams
JP3779540B2 (ja) 2000-11-08 2006-05-31 株式会社ルネサステクノロジ 複数レジスタ指定が可能なｓｉｍｄ演算方式
GB2409062C (en) * 2003-12-09 2007-12-11 Advanced Risc Mach Ltd Aliasing data processing registers
US8898436B2 (en) 2009-04-20 2014-11-25 Oracle America, Inc. Method and structure for solving the evil-twin problem

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR1567705A (ko) * 1967-06-09 1969-04-08
FR2428871A1 (fr) * 1978-06-15 1980-01-11 Philips Data Syst Extension de l'espace d'adressage direct dans un systeme d'ordinateur
EP0483967A3 (en) * 1990-10-29 1993-07-21 Sun Microsystems, Inc. Apparatus for increasing the number of registers available in a computer processor

Also Published As

Publication number Publication date
EP0640912A1 (en) 1995-03-01
JPH07152535A (ja) 1995-06-16
DE69424355T2 (de) 2001-02-15
JP3575496B2 (ja) 2004-10-13
KR100301224B1 (ko) 2001-10-22
DE69424355D1 (de) 2000-06-15
EP0640912B1 (en) 2000-05-10

Similar Documents

Publication Publication Date Title
JP2776132B2 (ja) オペランド内の情報のスタティックおよびダイナミック・マスキングを兼ね備えるデータ処理システム
EP0007001A1 (en) Constrained paging data processing apparatus
US4941124A (en) Text comparator with counter shift register
US5357620A (en) Bit addressing system
US4531201A (en) Text comparator
KR920008596A (ko) 컴퓨터 프로세서 내부의 유용한 레지스터수 증가장치
KR950006603A (ko) 고정도수를 저장하는 컴퓨터내에서 이용가능한 메모리 주소위치의 수를 증가시키기 위한 메모리 주소지정방법
US6055211A (en) Force page zero paging scheme for microcontrollers using data random access memory
KR960018940A (ko) 브리지 및 컴퓨터 시스템
US5497474A (en) Data stream addressing
US6198691B1 (en) Force page paging scheme for microcontrollers of various sizes using data random access memory
US20030126402A1 (en) Device and method for information processing
JPS55159230A (en) Input processing system of character
JPS58195279A (ja) 文字出力装置
JPH01265339A (ja) 構造化データ処理装置
KR960704269A (ko) 어드레스가능한 메모리 스페이스의 선형 확장을 제공하는 프로세서 코어(processor core which provides a linear extenstion of an addressable memory space)
JPS63241647A (ja) マイクロプロセツサ
JPS581782B2 (ja) モジパタ−ンハツセイキ
JP2002063070A (ja) 演算装置及び演算方法
JPH10143661A (ja) データ処理装置
JPH0648470B2 (ja) 多重仮想アドレス空間制御装置
JPH0232485A (ja) 描画制御方式
JPS6356730A (ja) レジスタフアイル
GB1208276A (en) Improvements in or relating to relating to data handling arrangements
JPS63172356A (ja) アドレス変換方式

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee