KR920007125A - 불휘발성 반도체기억장치의 제조방법 - Google Patents
불휘발성 반도체기억장치의 제조방법 Download PDFInfo
- Publication number
- KR920007125A KR920007125A KR1019900015171A KR900015171A KR920007125A KR 920007125 A KR920007125 A KR 920007125A KR 1019900015171 A KR1019900015171 A KR 1019900015171A KR 900015171 A KR900015171 A KR 900015171A KR 920007125 A KR920007125 A KR 920007125A
- Authority
- KR
- South Korea
- Prior art keywords
- film
- pattern
- mask
- photoresist
- forming
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims description 9
- 238000004519 manufacturing process Methods 0.000 title claims description 5
- 229920002120 photoresistant polymer Polymers 0.000 claims 6
- 230000003647 oxidation Effects 0.000 claims 5
- 238000007254 oxidation reaction Methods 0.000 claims 5
- 238000005468 ion implantation Methods 0.000 claims 4
- 238000000059 patterning Methods 0.000 claims 4
- 239000004020 conductor Substances 0.000 claims 3
- 239000012535 impurity Substances 0.000 claims 2
- 238000002844 melting Methods 0.000 claims 1
- 230000008018 melting Effects 0.000 claims 1
- 239000002184 metal Substances 0.000 claims 1
- 238000000034 method Methods 0.000 claims 1
- 230000001590 oxidative effect Effects 0.000 claims 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims 1
- 229910021332 silicide Inorganic materials 0.000 claims 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims 1
- 239000000758 substrate Substances 0.000 claims 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B20/00—Read-only memory [ROM] devices
- H10B20/27—ROM only
- H10B20/30—ROM only having the source region and the drain region on the same level, e.g. lateral transistors
- H10B20/38—Doping programmed, e.g. mask ROM
Landscapes
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Abstract
내용 없음
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도(a) 내지 제1도(j)는 본 발명의 1실시예에 따른 불휘발성 반도체기억장치의 제조방법을 설명하는 제조공정순으로 도시한 단면도.
Claims (3)
- 반도체기판(1)위에 제1게이트전극이 되는 제1도전막(3)을 형성하는 공정과, 이 제1도전막(3)위에 내산화성막(5)을 형성하는 공정, 이 내산화성막(5)위에 다결정반도체막(6)을 형성하는 공정, 이 다결정반도체막(6)을 패터닝하는 공정, 패턴이 형성된 상기 다결정반도체막(6)을 산화시켜 제1산화막패턴(8)을 형성하는 공정, 이 제1산화막패턴(8)을 마스크로 하여 상기 내산화성막(5)을 선택적으로 제거하는 공정, 전면에 제1포토레지스트(9)를 도포하고 이 제1포토레지스트(9)를 제1데이터기록용 이온주입패턴으로 패터닝하는 공정, 패턴이 형성된 제1포토레지스트패턴과 상기 제1산화막패턴(8)을 마스크로 하여 상기 제1도전막(3)을 통해 셀트랜지스터의 채널영역에 대해 제1불순물(10)을 이온주입하는 공정, 상기 제1산화막패턴(8)을 제거하여 노출되는 내산화성막(5)을 마스크로 하여 상기 제1도전막(3)을 선택적으로 산화시켜 제2산화막패턴(12)을 형성하는 공정, 상기 내산화성막(5)을 제거하는 공정, 상기 제2산화막패턴(12)을 마스크로 하여 상기 제1도전막(3)을 선택적으로 제거함으로써 제1도전막(3)으로 이루어진 제1게이트전극패턴을 형성하는 공정, 전면에 제2포토레지스트(13)을 도포하고 이 제2포토레지스트(13)를 제2데이터기록용 이온주입패턴으로 패터닝하는 공정, 패턴이 형성된 제2포토레지스트패턴과 상기 제2산화막패턴(12)을 마스크로 하여 셀트랜지스터의 채널영역에 대해 제2불순물(14)을 이온주입하는 공정, 제2게이트전극이 되는 제2도전막을 형성하는 공정, 이 제2도전막을 패턴형성된 제1게이트전극간에 배치되는 제2게이트전극패턴(171,172)으로 패터닝하는 공정을 구비하여 이루어진 것을 특징으로 하는 불휘발성 반도체기억장치의 제조방법.
- 제1항에 있어서, 상기 내산화성막(5)을 형성하는 공정 전에 제1도체막 위에 산화막(A)을 형성하는 공정이 도입된 것을 특징으로 하는 불휘발성 반도체기억장치의 제조방법.
- 제1항 또는 제2항에 있어서, 상기 제1도체막 및 제2도체막이 다결정실리콘막과 고융점금속실리사이드막의 적층구조막인 것을 특징으로 하는 불휘발성 반도체기억장치의 제조방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019900015171A KR940007393B1 (ko) | 1990-09-25 | 1990-09-25 | 불휘발성 반도체기억장치의 제조방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019900015171A KR940007393B1 (ko) | 1990-09-25 | 1990-09-25 | 불휘발성 반도체기억장치의 제조방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR920007125A true KR920007125A (ko) | 1992-04-28 |
KR940007393B1 KR940007393B1 (ko) | 1994-08-16 |
Family
ID=19303968
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019900015171A KR940007393B1 (ko) | 1990-09-25 | 1990-09-25 | 불휘발성 반도체기억장치의 제조방법 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR940007393B1 (ko) |
-
1990
- 1990-09-25 KR KR1019900015171A patent/KR940007393B1/ko not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR940007393B1 (ko) | 1994-08-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR920003541A (ko) | 반도체 장치 및 그 제조방법 | |
JPH05343370A (ja) | 微細パタ−ンの形成方法 | |
KR960024604A (ko) | 이중 채널 박막트랜지스터 및 그 제조방법 | |
KR980006289A (ko) | 플래쉬 메모리 소자 제조방법 | |
KR960036089A (ko) | 플래쉬 이이피롬 셀 및 그 제조방법 | |
KR930006828A (ko) | 전하 전송 장치의 제조방법 | |
KR960036086A (ko) | 플래쉬 이이피롬 셀의 제조방법 | |
KR920017236A (ko) | 폴리실리콘층을 이용한 자기정렬콘택 제조방법 | |
KR920007125A (ko) | 불휘발성 반도체기억장치의 제조방법 | |
KR970013382A (ko) | 비휘발성 반도체 메모리장치 및 그 제조방법 | |
KR19990071113A (ko) | 반도체 소자의 제조방법 | |
JPS5884462A (ja) | Mos型半導体装置およびその装造方製造方法 | |
KR950034527A (ko) | 반도체 소자 콘택 형성방법 | |
KR930014995A (ko) | 비휘발성 메모리의 제조방법 | |
KR930008884B1 (ko) | 스택커패시터 셀 제조방법 | |
KR960039443A (ko) | 비휘발성 반도체 메모리장치 및 그 제조방법 | |
KR930014896A (ko) | 디램 셀의 제조방법 | |
KR970054091A (ko) | 전하저장전극 형성방법 | |
KR970030802A (ko) | 메모리 소자, 고전압 소자 및 아날로그 소자를 갖는 반도체 장치의 제조방법 | |
KR960043051A (ko) | 박막트랜지스터 제조방법 | |
KR970030805A (ko) | 불휘발성 메모리소자 및 그 제조방법 | |
KR970030827A (ko) | 플래시 메모리셀 및 그 제조방법 | |
KR920010827A (ko) | 반도체 장치의 소자격리 방법 | |
KR920003511A (ko) | 스태틱램 셀의 제조방법 | |
KR950004529A (ko) | 불휘발성 반도체 메모리 소자 및 그 제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
G160 | Decision to publish patent application | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20100730 Year of fee payment: 17 |
|
EXPY | Expiration of term |