KR920005352A - 다층 레지스트를 이용한 미세패턴 형성방법 - Google Patents

다층 레지스트를 이용한 미세패턴 형성방법 Download PDF

Info

Publication number
KR920005352A
KR920005352A KR1019900012178A KR900012178A KR920005352A KR 920005352 A KR920005352 A KR 920005352A KR 1019900012178 A KR1019900012178 A KR 1019900012178A KR 900012178 A KR900012178 A KR 900012178A KR 920005352 A KR920005352 A KR 920005352A
Authority
KR
South Korea
Prior art keywords
resist
forming
multilayer resist
photosensitive
photosensitive material
Prior art date
Application number
KR1019900012178A
Other languages
English (en)
Other versions
KR930001856B1 (ko
Inventor
강호영
Original Assignee
김광호
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자 주식회사 filed Critical 김광호
Priority to KR1019900012178A priority Critical patent/KR930001856B1/ko
Publication of KR920005352A publication Critical patent/KR920005352A/ko
Application granted granted Critical
Publication of KR930001856B1 publication Critical patent/KR930001856B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting

Abstract

내용 없음.

Description

다층 레지스트를 이용한 미세패턴 형성방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1a도 내지 제1c도는 종래의 단층 레지스트를 이용한 미세패턴 형성의 공정순서도.
제2a도 내지 제2c도는 제1a도 내지 제1c도에 의해 형성된 미세패턴의 단면도로써, 제2a도는 정상, 제2b도는 실리콘 확산량이 부족한 경우, 제2c도는 실리콘 확산량이 과도한 경우를 나타낸다.
제3a도 내지 제3e도는 종래의 이층 레지스트를 이용한 미세패턴 형성의 공정순서도.
제4a도 내지 제4d도는 본 발명에 의한 미세패턴형상의 공정순서도.
* 도면의 주요부분에 대한 부호의 설명
1 : 실리콘 기판
2 : 빛에 포지티브하게 작용하는 레지스트
2a : 노광되지 않은 부분 2b : 노광된 부분
10 : 노광에 의해 변하지 않는 고분자물질
20 : 레지스트
20a : 노광되지 않은 부분 20b : 노광된 부분
30 : 시릴화 되지않는 고분자 물질 40 : 레지스트
40a : 노광되지 않은 부분 40b : 노광된 부분

Claims (5)

  1. 다층 레지스트를 이용한 미세패턴 형성법에 있어서, 반도체 기판위에 시릴화되지 않는 고분자물질을 도포하는 제1공정과, 감광성물질을 상기 고분자물질위에 도포한 후 노광하는 제2공정과, 실리콘을 확산시킴으로써 상기 감광성 물질의 노광되지 않은 부분을 선택적으로 시릴화하는 제3공정과, 상기 감광성물질의 시릴화된 부분을 마스크로 하여 상기 감광성물질의 시릴화되지 않은 부분 및 상기 고분자 물질을 식각하여 원하는 패턴을 형성하는 제4공정으로 이루어지는 것을 특징으로 하는 다층 레지스트를 이용한 미세패턴형성법.
  2. 제1항에 있어서, 상기 1층 레지스트로 사용되는 물질과 상기 2층 레지스트로 사용되는 물질이 서로 다른 방사선에 감응하는 것을 특징으로 하는 다층 레지스트를 이용한 미세패턴 형성법.
  3. 제1항에 있어서, 상기 1층 레지스트로 사용되는 물질에 폴리이미드를 사용하는 것을 특징으로 하는 다층 레지스트를 이용한 미세패턴 형성법.
  4. 제1항에 있어서, 상기 1층 레지스트로 사용되는 물질에 고온 베이크된 감광성물질을 사용하는 것을 특징으로 하는 다층 레지스트를 이용한 미세패턴 형성법.
  5. 제1항에 있어서, 상기 식각공정은 산소 RIE 식각법을 이용하는 것을 특징으로 하는 다층 레지스트를 이용한 미세패턴 형성법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019900012178A 1990-08-08 1990-08-08 다층 레지스트를 이용한 미세패턴 형성방법 KR930001856B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019900012178A KR930001856B1 (ko) 1990-08-08 1990-08-08 다층 레지스트를 이용한 미세패턴 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019900012178A KR930001856B1 (ko) 1990-08-08 1990-08-08 다층 레지스트를 이용한 미세패턴 형성방법

Publications (2)

Publication Number Publication Date
KR920005352A true KR920005352A (ko) 1992-03-28
KR930001856B1 KR930001856B1 (ko) 1993-03-15

Family

ID=19302138

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019900012178A KR930001856B1 (ko) 1990-08-08 1990-08-08 다층 레지스트를 이용한 미세패턴 형성방법

Country Status (1)

Country Link
KR (1) KR930001856B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010039301A (ko) * 1999-10-29 2001-05-15 김영남 전계방출표시소자의 스페이서 고정방법
KR100447974B1 (ko) * 2001-12-27 2004-09-10 주식회사 하이닉스반도체 감광막 패턴 형성방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010039301A (ko) * 1999-10-29 2001-05-15 김영남 전계방출표시소자의 스페이서 고정방법
KR100447974B1 (ko) * 2001-12-27 2004-09-10 주식회사 하이닉스반도체 감광막 패턴 형성방법

Also Published As

Publication number Publication date
KR930001856B1 (ko) 1993-03-15

Similar Documents

Publication Publication Date Title
KR960005864A (ko) 미세패턴 형성방법
KR920005352A (ko) 다층 레지스트를 이용한 미세패턴 형성방법
JPS62245251A (ja) レジストパタ−ン形成方法
KR970008372A (ko) 반도체장치의 미세 패턴 형성방법
JPS6386550A (ja) 多層配線層の形成方法
KR950015617A (ko) 반도체소자의 미세패턴 제조방법
KR960002592A (ko) 반도체 소자의 제조방법
KR930001301A (ko) 반도체 패턴 형성방법
KR940009769A (ko) 반도체 소자의 감광막 미세 패턴 형성방법
KR100419971B1 (ko) 반도체소자 제조시의 패턴 형성을 위한 마스크 및 그 제조방법
KR970049007A (ko) 2층 감광막 패턴 형성방법
JPH0653107A (ja) 半導体装置の製造方法
US20030073039A1 (en) Method of forming a patterned photoresist with a non-distorted profile
KR940007610A (ko) 산화 처리를 이용한 이중감광막 미세패턴 형성방법
KR970016754A (ko) 반도체 장치용 마스크 제조방법
KR950004394A (ko) 감광막패턴 형성방법
JPS58153932A (ja) 写真蝕刻方法
KR940016501A (ko) 다중마스크에 의한 미세콘택홀 형성방법
KR970022517A (ko) 포토마스크 및 그 제조방법
KR950004390A (ko) 반도체 소자의 패턴 형성 방법
KR950021154A (ko) 반도체 소자의 광역단차 평탄화 방법
KR940016689A (ko) 반도체 소자의 금속배선 평탄화 방법
KR950014974A (ko) 반도체 장치의 제조 방법
KR950034414A (ko) 반도체소자의 감광막 패턴 제조방법
KR950019914A (ko) 실리레이션을 이용한 미세패턴 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20010215

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee