KR920005351A - 반도체 장치의 소자분리방법 - Google Patents

Abstract

내용 없음

Description

반도체 장치의 소자분리방법

본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음

제2a도 내지 제2f도는 본 발명에 따른 소자분리영역의 형성공정을 도시한 일 실시예의 공정순서도.

Claims (17)

1. 반도체 기판상의 소자분리영역에 트랜치를 형성한 후, 상기 트랜치의 내벽에 절연막을 형성하고, 상기 트랜치 내부에만 실리콘막을 선택적으로 성장시켜 상기 실리콘막을 산화사키는 것을 특징으로 하는 반도체 장치의 소자분리방법.
2. 제1전도형의 반도체 기판상에 제1산화막, 질화막 및 제2산화막을 차례로 형성하는 제1공정, 상기 제2산화막위에 마스크를 적용하여 소자형성영역및 분리영역을 정의한 후 상기 분리영역에 대응되는 부분에 트렌치를 형성하는 제2공정, 상기 제2공정이후 상기 트렌치의 내벽에 스페이서를 형성하는 제3공정, 상기 스페이서가 형성된 트렌치의 내부에만 실리콘막을 선택적으로 성장시키는 제4공정, 그리고 상기 실리콘막을 산화시키는 제5공정으로 이루어지는 것을 특징으로하는 반도체 장치의 소자분리방법.
3. 제2항에 있어서, 상기 제1공정은 상기 제1산화막과 질화막 사이에 다결정 실리콘막을 형성하는 공정을 포함하는 것을 특징으로 하는 반도체 장치의 소자분리방법.
4. 제3항에 있어서, 상기 다결정 실리콘막의 두께는 500Å~1500Å으로 하는 특징으로 하는 반도체 장치의 소자분리방법.
5. 제4항에 있어서, 상기 다결정 실리콘막은 600℃이하에서 저압화학기상증착법을 통하여 형성됨을 특징으로 하는 반도체 장치의 소자분리방법.
6. 제5항에 있어서, 상기 제5공정은 상기 실리콘막을 전부 산화시킴으로써 이루어짐을 특징으로 하는 반도체 장치의 소자분리방법.
7. 제6항에 있어서, 상기 제5공정은 상기 실리콘막을 일부만 산화시킴으로써 이루어짐을 특징으로 하는 반도체 장치의 소자분리방법.
8. 제7항에 있어서, 상기 다결정 실리콘막은 상기 제5공정이후에 건식식각법으로 제거되는 것을 특징으로 하는 반도체 장치의 소자분리방법.
9. 제2항에 있어서, 상기 제3공정의 스페이서는 산화막으로 하는 것을 특징으로 하는 반도체 장치의 소자분리방법.
10. 제9항에 있어서, 상기 산화막 스페이서는 상기 트랜치 내부에 산화막을 열적으로 성장시킨 후, 이 산화막을 건식식각법을 통하여 이방성 에칭함으로써 형성되는 것을 특징으로 하는 반도체 장치의 소자분리방법.
11. 제9항에 있어서, 상기 산화막 스페이서는 상기 트랜치 내부에 화학기상증착법 혹은 광화학기상증착법을 사용하여 산화막을 성장시킨 후, 이 산화막을 건식각법을 통하여 이방성 에칭함으로써 형성되는 것을 특징으로 하는 반도체 장치의 소자분리방법.
12. 제2항에 있어서, 상기 제3공정의 스페이서는 질화막으로 하는 것을 특징으로 하는 반도체 장치의 소자분리방법.
13. 제2항에 있어서, 상기 제3공정의 스페이서는 산화막 및 질화막의 적층막으로 하는 것을 특징으로 하는 반도체 장치의 소자분리방법.
14. 제2항에 있어서, 상기 제4공정의 실리콘막은 다결정 실리콘층으로 하는 것을 특징으로 하는 반도체 장치의 소자분리방법.
15. 제2항에 있어서, 상기 제4공정의 실리콘막은 상기 트렌치 내부의 상기 제1전도형의 반도체 기판상에 형성된 에피텍셜층으로 하는 것을 특징으로 하는 반도체 장치의 소자분리방법.
16. 제2항에 있어서, 상기 제5공정은 상기 실리콘막을 전부 산화시킴으로써 이루어짐을 특징으로 하는 반도체 장치의 소자분리방법.
17. 제2항에 있어서, 상기 제5공정은 상기 실리콘막을 일부만 산화시킴으로써 이루어짐을 특징으로 하는 반도체 장치의 소자분리방법.

    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임