KR920003269B1 - Mode transfer method in dual port memory system - Google Patents

Mode transfer method in dual port memory system Download PDF

Info

Publication number
KR920003269B1
KR920003269B1 KR1019900006350A KR900006350A KR920003269B1 KR 920003269 B1 KR920003269 B1 KR 920003269B1 KR 1019900006350 A KR1019900006350 A KR 1019900006350A KR 900006350 A KR900006350 A KR 900006350A KR 920003269 B1 KR920003269 B1 KR 920003269B1
Authority
KR
South Korea
Prior art keywords
port
write
serial
mode
read
Prior art date
Application number
KR1019900006350A
Other languages
Korean (ko)
Other versions
KR910020557A (en
Inventor
이장규
Original Assignee
삼성전자 주식회사
김광호
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자 주식회사, 김광호 filed Critical 삼성전자 주식회사
Priority to KR1019900006350A priority Critical patent/KR920003269B1/en
Priority to SE9002149A priority patent/SE512454C2/en
Priority to IT02065090A priority patent/IT1248855B/en
Priority to SU4830360A priority patent/RU2109330C1/en
Priority to GB9014079A priority patent/GB2243700B/en
Priority to CN90104906A priority patent/CN1019238B/en
Priority to DE4021600A priority patent/DE4021600C2/en
Priority to NL9001613A priority patent/NL194899C/en
Priority to FR9009334A priority patent/FR2661770B1/en
Priority to JP2194692A priority patent/JPH073747B2/en
Publication of KR910020557A publication Critical patent/KR910020557A/en
Application granted granted Critical
Publication of KR920003269B1 publication Critical patent/KR920003269B1/en

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1075—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers for multiport memories each having random access ports and serial ports, e.g. video RAM
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/06—Addressing a physical block of locations, e.g. base addressing, module addressing, memory dedication
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/18—Address generation devices; Devices for accessing memories, e.g. details of addressing circuits
    • G11C29/30—Accessing single arrays
    • G11C29/32—Serial access; Scan testing

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Multimedia (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Dram (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Transceivers (AREA)

Abstract

A read transmission cycle (6) consists of a read converting step (RT) and a real time read converting step (RRT), which are carried out to transmit stored data to a SAM port. Then a write transmission cycle (7) is carried out which consists of: a serial writing step (SW) for storing an external data into the SAM port; and a write converting step (WT) for transferring the data of the SAM port to a RAM port. A presumed write converting step (PWT) is carried out only under a write mode, without carrying out the data transfer through the read transmission cycle (6) and the write transmission cycle (7). The method simplifies the checking of defective state of memory device during the manufacturing process.

Description

듀얼 포트 메모리소자의 모우드 전환방법Mode Switching Method for Dual Port Memory Devices

제1도는 일반적인 VRAM의 구조를 나타낸 블럭다이어 그램.1 is a block diagram showing the structure of a typical VRAM.

제2도의 a~f는 VRAM에 내장된 SMA포트의 동작 모우드별 타이밍 챠트.2A to 2F are timing charts for each operation mode of the SMA port built into the VRAM.

제3도는 일반적인 듀얼 포트 메모리소자에서 직렬 억세스포트의 동작상태를 나타낸 전환 모우드순서도.3 is a switching mode flow chart showing an operation state of a serial access port in a general dual port memory device.

제4도는 이 발명에 따른 듀얼 포트 메모리소자에서 직렬 억세스포트의 동작상태를 나타낸 전환모우드 순서도이다.4 is a switching mode flowchart illustrating an operation state of a serial access port in a dual port memory device according to the present invention.

* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings

1 : RAM포트 2 : SAM포트1: RAM port 2: SAM port

3 : 표시기기 4 : 컬럼 데코더3: Display device 4: Column decoder

5 : 콘트롤부 6 : 리드전송 싸이클5: control unit 6: lead transfer cycle

7 : 라이트전송 싸이클 10 : VRAM7: Light transfer cycle 10: VRAM

P1 : 제1포트 P2 : 제2포트P1: 1st port P2: 2nd port

P3 : 제3포트 DTG : 데이타 변환게이트P3: 3rd port DTG: Data conversion gate

RT : 리드변환 RRT : 실시간 리드변환RT: Lead conversion RRT: Real time lead conversion

SR : 직렬리드 SW : 직렬기록SR: Serial Lead SW: Serial Recording

WT : 기록변환 PWT : 가상기록변환WT: Record Conversion PWT: Virtual Record Conversion

PRT : 가상리드변환PRT: Virtual Lead Conversion

이 발명은 RAM포트(Random Access Memory Port)와 SAM포트(Serial Access Memory Port)를 포함하는 듀얼 포트 메모리소자(Multiport Memory Device)의 모우드 전환 방법에 관한 것으로서, 보다 상세하게는, RAM포트와 SAM포트로 구성된 비데오 램(Video RAM; VRAM)에서 데이타의 전송시 변경되어야 하는 각각의 모우드 변화와, 직렬 억세스 및 랜덤 억세스의 테스트를 위한 모우드 변화시 전환방법에 관한 것이다.The present invention relates to a mode switching method of a dual-port memory device including a random access memory port (RAM) port and a serial access memory port (SAM), and more specifically, a RAM port and a SAM port. The present invention relates to each mode change that must be changed during data transmission in video RAM (VRAM), and a method of switching during mode change for testing of serial access and random access.

그래픽 디스플레이를 위한 VRAM은 초기에 64K×1의 랜덤 억세스 포트와 256K×1직렬 억세스 포트를 가지고 있었으며, 그후 64K×4로 구성된 256K의 VRAM이 개발되었다. 이때부터 64K×1VRAM의 기능을 향상시켜 기록기능(Write-per-bit) 및 메모리에서 직렬 레지스터로 실시간 데이타 변환(Real-time Data Transfer)시키는 기능이 첨가되어 VRAM의 표준화 형태가 형성되게 되었다. 현재 1M비트의 집적도 단계에서의 VRAM은 256K×4 또는 128K×8의 종류를 갖게 된다.VRAMs for graphic displays initially had 64K × 1 random access ports and 256K × 1 serial access ports, and then 256K VRAMs of 64K × 4 were developed. From then on, the functions of 64K × 1VRAM were improved, and the functions of writing-per-bit and real-time data transfer from memory to serial registers were added to form a standardized form of VRAM. Currently, VRAMs at an integration level of 1M bits have a kind of 256K × 4 or 128K × 8.

한편, 일반적인 DRAM의 경우에서, 프로세서에서 주변장치로 정보를 전달할때, 먼저 메모리에 정보를 전달한 후, 메모리에 전달된 정보를 억세스하느 과정을 거치게 된다. 이 경우 주변장치에서 억세스가 이루어지는 동안에는 프로세서는 메모리에 정보를 전달할 수 없게 된다.On the other hand, in the case of a general DRAM, when transferring information from the processor to the peripheral device, it first passes the information to the memory, and then passes through the process of accessing the information transferred to the memory. In this case, the processor cannot transfer information to the memory while the peripheral is being accessed.

그러나 VRAM은 프로세서가 제1포트를 통하여 메모리에 정보를 전달하는 동안에 주변장치에서는 동시에 다른 제2포트를 통하여 메모리를 억세스할 수 있는 것으로 이 관계를 제1도에 의하여 설명하면 다음과 같다.However, the VRAM allows the peripheral device to simultaneously access the memory through another second port while the processor transmits the information to the memory through the first port.

제1도는 RAM포트(1)와 SAM포트(2)로 구성된 VRAM(10)를 나타내고 있다. RAM포트(1)와 SAM포트(2)는 MOS트랜지스터로 구성된 데이타 변환게이트(DTG)를 통하여 연결된다. VRAM(10)의 제1포트(P1)은 프로세서와 연결되어 랜덤 억세스(Random Access)를 하는데 사용되고, 제2포트(P2)는 화상 디스플레이용 표시기기(3)에 연결되어 직렬 억세스(Serial Access)하는데 사용한다. 그리고 RAM포트(1)는 일측으로 컬럼 데코더(4)를 통하여 제1포트(P1)와 연결되고 타측으로 로우 데코더와 연결되나, 여기서 로우데코더의 도시는 생략되어 있다. 미설명부호(5)는 콘트롤부이다. 따라서, 직렬 억세스를 하는 SAM포트는 고속의 억세스 타임을 갖기 때문에 VRAM은 고해상도용 또는 고속화상 디스플레이용 시스템에 널리 사용된다.1 shows a VRAM 10 composed of a RAM port 1 and a SAM port 2. The RAM port 1 and the SAM port 2 are connected through a data conversion gate DTG composed of MOS transistors. The first port P1 of the VRAM 10 is connected to the processor for random access, and the second port P2 is connected to the display device 3 for image display to provide serial access. Used to The RAM port 1 is connected to the first port P1 through the column decoder 4 to one side and to the low decoder to the other side, but the illustration of the low decoder is omitted. Reference numeral 5 is a control unit. Therefore, since the SAM port for serial access has a high speed access time, VRAM is widely used in a system for high resolution or high speed image display.

이와 같이 RAM포트(1)에 쓰여진 데이타는 리드전송싸이클에 의하여 SAM포트(2)에 쓰여지고, SAM포트(2)를 리드할 수 있는 모우드로 셋트된다. 외부에서 SAM포트(2)에 쓰여진 데이타는 라이트 전송싸이클에 의하여 RAM포트(1)에 쓰여지고, 기록할 수 있는 모우드는 라이트 전송 싸이클과 가상 기록모우드에 의하여 셋트된다. SAM포트(2)의 라이트 모우드에서 리드 모우드로 전환시에는 반드시 리드 전송 싸이클을 거쳐야 하기 때문에 SAM포트의 데이타가 RAM포트의 데이타와 연결되어 SAM포트는 독자적으로 기록한후 리드동작을 할 수가 없는 것이었다. 따라서, 듀얼 포트 메모리소자(VRAM)의 양산시 RAM포트와 독자적으로 SAM포트가 리드 및 기록 동작을 할 수 없기 때문에 SAM포트자체의 테스트를 기할 수가 없는 것이었다.In this way, the data written to the RAM port 1 is written to the SAM port 2 by the read transfer cycle, and is set to a mode capable of reading the SAM port 2. Data written to the SAM port 2 from the outside is written to the RAM port 1 by the write transfer cycle, and the recordable mode is set by the write transfer cycle and the virtual write mode. When switching from the light mode of the SAM port 2 to the lead mode, a read transfer cycle must be performed. Therefore, the data of the SAM port is connected to the data of the RAM port, and the SAM port cannot be read after writing independently. Therefore, the SAM port itself cannot be tested because the RAM port and the SAM port cannot independently perform read and write operations during mass production of the dual port memory device (VRAM).

이 발명은 이와 같은 몬제점을 해결하기 위한 것으로서, 이 발명의 목적은 VRAM의 테스트시 RAM포트의 독자적으로 SAM포트자체에서 리드 및 기록 동작을 할 수 있는 듀얼 포트 메모리소자의 테스트시 모우드 전환방법을 제공하고자 하는 것이다. 이와 같은 목적을 달성시키기 위하여, SAM포트의 테스트시 직렬 기록 모우드에서 직렬리드 모우드 전환될때에 RAM포트로 데이타가 전달되지 않도록 가상 리드변환 모우드가 수행되게 함으로써 달성될 수 있다.SUMMARY OF THE INVENTION The present invention has been made to solve such a problem, and an object of the present invention is to provide a mode switching method for a test of a dual port memory device capable of performing read and write operations on the SAM port itself when the VRAM is tested. It is to provide. In order to achieve this purpose, it can be achieved by having a virtual read conversion mode performed so that data is not transferred from the serial write mode to the serial lead mode during the test of the SAM port to the RAM port.

이 발명의 특징은, 초기 하드웨어상 선택되고 RAM포트에 저장된 데이타를 SAM포트에 전달하는 리드변환 및 실시간 리드 변환과, SAM포트에 저장된 데이타를 출력시키는 직렬 리드와, 로 되는 리드전송싸이클과; 외부에서 직접 SAM포트에 저장시키기 위하여 동작되는 직렬기록과 SAM포트에 저장된 데이타를 RAM포트에 전달하는 기록변환과로 되는 기록 전송싸이클과; 상기 리드 전송싸이클 및 기록 전송싸이클 사이에 데이타의 전달없이 기록모드만으로 변경시키는 가상기록변환과; 로 되는 듀얼 포트 메모리소자의 모우드 전환 방법에 있어서, 상기 기록 전송싸이클 및 리드 전송싸이클 사이에 데이타의 전달없이 리드 모우드만으로 변경되는 가상리드 변환기능이 더 포함되는 듀얼 포트 메모리소자의 테스트시 모우드 전환 방법에 있는 것이다.Features of the present invention include read conversion and real time read conversion for transferring data stored in a RAM port to a SAM port selected on initial hardware, a serial read for outputting data stored in a SAM port, and a read transfer cycle consisting of; A write transfer cycle comprising a serial record operated for storing the SAM port directly from the outside and a write conversion unit for transferring data stored in the SAM port to the RAM port; A virtual write conversion for changing only to a recording mode without transferring data between the read transfer cycle and the write transfer cycle; A method for switching a dual port memory device, the method comprising: a method for switching a dual port memory device during a test of a dual port memory device, further comprising a virtual lead conversion function that is changed to only a read mode without transferring data between the write transfer cycle and the read transfer cycle. It is in

이하, 이 발명에 따른 모우드 전환 방법의 실시예를 상세히 설명한다.Hereinafter, embodiments of the mode switching method according to the present invention will be described in detail.

먼저, VRAM의 동작을 이해하기 위하여 제1도에 의하여 설명한다.First, the operation of the VRAM will be described with reference to FIG. 1.

VRAM(10)의 RAM포트(1)은 제1포트(P1)를 통하여 프로세서와 연결되고, SAM포트(2)는 제2포트(P2)를 통하여 표시기기(3)와 연결된다. 프로세서를 통하여 전달되는 데이타는 컬럼데코더(4)와 로우 데코더(도시안됨)를 통하여 RAM포트(1)에 랜덤하게 저장된다. RAM포트(1)에 저장된 데이타는 리드변환 모우드에서 RAM포트(1)의 일 로우(Row)단위별로 SAM포트(2)로 전달된다.The RAM port 1 of the VRAM 10 is connected to the processor through the first port P1, and the SAM port 2 is connected to the display device 3 through the second port P2. Data transmitted through the processor is randomly stored in the RAM port 1 through the column decoder 4 and the row decoder (not shown). Data stored in the RAM port 1 is transferred from the read conversion mode to the SAM port 2 in units of rows of the RAM port 1.

이때, 데이타 변환게이트(DTG)를 통하여 데이타가 전달된다. SAM포트(2)는 RAM포트(1)의 일 로우단위의 직렬 레지스터를 가지고 있어, 로우 단위의 데이타를 직렬로 입력 또는 출력시킨다. 직렬리드모우드에서는 SAM포트(2)에 저장된 데이타를 제2포트(P2)를 통하여 표시기기(3)에 디스플레이시킨다.At this time, data is transferred through the data conversion gate DTG. The SAM port 2 has a row-level serial register of the RAM port 1 to input or output row-level data in series. In the serial lead mode, data stored in the SAM port 2 is displayed on the display device 3 through the second port P2.

또한, 펜라이트등과 같은 입력기기에 의하여 직접 SAM포트(2)를 통하여 RAM포트(1)에 데이타를 저장하는 경우에는, 먼저, 가상기록변환 모우드로 전환되어 데이타 변환없이 직렬 기록 모우드로 변경기키면 제2포트(P2)를 통하여 SAM포트(2)에 데이타가 저장된다. 다음, 기록변환 모우드에서는 SAM포트(2)에 저장된 데이타가 RAM포트(1)에 전달되는 것으로, 이때에도 데이타 변환게이트(DTG)를 통하여 데이타가 전달된다.In addition, when data is directly stored in the RAM port 1 through the SAM port 2 by an input device such as a penlight, first, the data is converted into a virtual recording conversion mode and converted into a serial recording mode without data conversion. When pressed, data is stored in the SAM port 2 through the second port P2. Next, in the write conversion mode, data stored in the SAM port 2 is transferred to the RAM port 1, and data is also transferred through the data conversion gate DTG.

이와 같이 동작되는 VRAM에서 직렬 모우드로서 SAM포트의 동작 모우드롤 종류별로 살펴보면 다음과 같다.The following is the operation mode roll type of SAM port as a serial mode in VRAM operated as follows.

· 리드 변환(Read Transfer ; RT)Read Transfer (RT)

· 실시간 리드 변환(Real-Time Transfer ; RPT)Real-Time Transfer (RPT)

· 직렬 리드(Serial Read ; SR)Serial Read (SR)

· 직렬 기록(Serial Write ; SW)Serial Write (SW)

· 기록 변환(Write Transfer ; WT)Write Transfer (WT)

·가상 기록 변환(Pseudo Write Transfer ; PWT)Pseudo Write Transfer (PWT)

따라서, RAM포트와 SAM포트는 변환 모우드(Transfer Mode)에서만 서로 데이타의 교환(Communication)이 일어나며, 직렬 리드 또는 기록 모우드를 정하게 된다. 그 외의 직렬 리드 및 직렬 기록시에는 SAM포트는 RAM포트에 독립적으로 동작하게 된다.Therefore, the RAM port and the SAM port communicate data with each other only in the transfer mode, and determine a serial read or write mode. For other serial reads and serial writes, the SAM port operates independently of the RAM port.

특히, 가상기록 변환시에는 상기 두 포트간의 데이타의 이동은 이루어지지 않으며, 직렬기록 모우드로의 모우드 전환만 일어난다. SAM의 동작은 상기한 6가지의 모우드가 서로의 상관관계로 짝지어지는 것으로 제3도와 같은 모우드 변환을 갖고 있다. 여기서, 각 모우드의 변경은 화살표 방향으로만 모우드가 변경 진행된다.In particular, during the virtual write conversion, the data is not moved between the two ports, and only the mode conversion to the serial recording mode occurs. In the operation of the SAM, the six modes described above are paired with each other and have a mode conversion as shown in FIG. In this case, the mode is changed only in the direction of the arrow.

이들 각각의 모우드를 기능별로 살펴보면 다음과 같다.The functions of each of these modes are as follows.

(1) 리드변환(RT)(1) Lead conversion (RT)

이는 RAM포트의 일 로우(Row)단위의 데이타를 SAM포트의 직렬 레지스터로 옮기기 위한 모우드이다. 이때, 이전의 직렬 리드 또는 직렬 기록시 마지막 직렬 클럭(SC)의 라이징에지는 RAS바(BAR)액티브 에지 이전에 있어야 한다. 리드 변환 다음에는 내부적으로 직렬 리드를 할 수 있도록 모우드가 고정된다.This is the mode for moving the row-level data of the RAM port to the serial register of the SAM port. At this time, the rising edge of the last serial clock (SC) during the previous serial read or serial write should be before the RAS bar active edge. After read conversion, the mode is locked internally for series reads.

제2a도는 상기 내용을 설명하고 있는 리드변환 모우드에서 타이밍 챠트를 나타내고 있다. 여기서 콘트롤부(5)의 콘트롤 클럭인 RAS바는 로우 어드레스 스트로우브(Row Adress Srtobe)신호이고, CAS바는 컬럼 어드레스 스트로우브(Column Adress Strobe)신호이다. A0~A8는 어드레스 신호이고, SI01-SI04는 입출력 신호이다. 그리고 DT바/0E바는 데이타 전송 및 RAM포트의 출력을 제어하는 클럭이다. WB바/WE바는 기록(Write) 및 리드(Read)를 제어하는 클럭이고, SC바는 직렬 억세스(리드/기록)이 사용되는 클럭이며, SE바는 직렬 인에이블 클럭이다.2A shows a timing chart in the read conversion mode explaining the above contents. Here, the RAS bar, which is the control clock of the control unit 5, is a row address dress signal and a CAS bar is a column address dress signal. A0 to A8 are address signals, and SI01-SI04 are input / output signals. The DT bar / 0E bar is the clock that controls the data transfer and output of the RAM port. The WB bar / WE bar is a clock for controlling write and read, the SC bar is a clock for serial access (read / write), and the SE bar is a serial enable clock.

(2) 실시간 리드변환(RRT)(2) Real Time Lead Conversion (RRT)

이 모우드는 직렬 레지스터의 크기보다 더 큰 연속적인 데이타의 흐름을 핸들링(Handling)하기 위해 사용된다. 리드변환(RT)모우드와의 유일한 차이점은 직렬 레지스터의 마지막 데이타를 내보내는 직렬 클럭(SC)과 데이타 변환신호(DT바/0E바)가 서로 동기되어야 한다는 점이다. 이때, 데이타 변환신호(DT바/0E바)는 RAS바 및 CAS바에 동기되어야 한다. 또한, 직렬 클럭(SC)과 데이타 변환신호(DT바/0E바)가 서로 동기되어야 한다. 이 모우드는 실시간 억세스를 하면서 데이타 변환을 수행할 수가 있는 것으로서, 제2b도와 같은 타이밍 챠트를 가지게 된다.This mode is used to handle a continuous stream of data that is larger than the size of the serial register. The only difference from the read conversion (RT) mode is that the serial clock (SC) and the data conversion signal (DT bar / 0E bar) that send out the last data in the serial register must be synchronized with each other. At this time, the data conversion signal (DT bar / 0E bar) should be synchronized with the RAS bar and CAS bar. In addition, the serial clock SC and the data conversion signal DT bar / 0E bar must be synchronized with each other. This mode is capable of performing data conversion with real time access, and has a timing chart as shown in FIG.

(3) 직렬 리드(Serial Read)(3) Serial Read

이 모우드는 리드변환(RT) 또는 실시간 리드변환(RRT)를 통하여 직렬 리드할 수 있도록 모우드가 셋트 될때에 직렬 레지스터에 있는 데이타를 직렬 클럭(SC)에 따라 고속으로 리드할 수 있다. 이 관계의 타이밍 차트는 제2c도와 같다.This mode can read data in the serial register at high speed according to the serial clock (SC) when the mode is set for serial read through read conversion (RT) or real time read conversion (RRT). The timing chart of this relationship is shown in FIG. 2C.

(4) 직렬 기록(SW)(4) serial recording (SW)

이 모우드는 직렬 레지스터에 고속으로 순차적인 기록을 하기 위한 것으로서, 직렬 리드와 외부적인 타이밍의 관점에서 다른점이 없고 기록변환(WT) 모우드 또는 가상 기록변환(PWT)모우드를 거친 후 내부적으로 직렬기록을 할 수 있는 모우드로 고정되기 때문에 직렬클럭(SC)과는 동일한 타이밍으로 고정되어 직렬 기록을 수행한다.This mode is designed for sequential writes to serial registers at high speed, and there is no difference in terms of external readout from the serial reads, and after performing a write conversion (WT) mode or a virtual write conversion (PWT) mode, the internal write is performed internally. Since it is fixed as possible mode, it is fixed at the same timing as the serial clock SC to perform serial recording.

이때의 타이밍 챠트는 제4d도와 같다.The timing chart at this time is shown in FIG. 4D.

(5) 기록변환(WT)(5) Record Conversion (WT)

이 모우드는 직렬기록(SW)를 거쳐 직렬 레지스터에 저장된 데이타를 RAM포트의 일 로우(Row)단위로 전달시켜 준다. 또한, 이 모우드가 끝났을때 내부적으로 직렬기록(SW)을 할 수 있는 상태로 고정된다.This mode transfers the data stored in the serial register via serial write (SW) in units of rows of the RAM port. Also, when this mode is finished, it is fixed in a state capable of performing serial recording (SW) internally.

이때의 타이밍 챠트는 제2e도와 같다.The timing chart at this time is the same as in the second diagram.

(6) 가상 기록변환(PWT)(6) Virtual Record Conversion (PWT)

SAM포트에서 RAM포트로의 테이타 변환은 먼저 직렬 레지스터에 데이타를 기록하는 과정을 거치고 난후에 기록변환(WT)을 한다. 직렬리드(SR)후에 직렬기록(SW)을 하기 위해서는 직렬기록(SW)모우드로 고정되어야 하는데, 이는 기록변환(WT)모우드에서 고정시켜야 한다. 그러나 직렬 기록(SW)이 되지아니한 상태에서 기록변환(WT)모우드를 거치게 되면 RAM포트에는 상이한 데이타(Wrong Data)가 전달되게 된다. 따라서, 직렬리드(SR)모우드에서 직렬 기록 모우드(SW)로 모우드 변환만 할 경우에는 실제 SAM 포트에서 RAM포트로의 데이타 전달은 없어야 된다. 가상기록변환(PWT)모우드에서는 데이타의 변환없이 직렬리드에서 직렬기록으로 모우드만 변환시키는 것으로 이때의 타이밍챠트는 제2f도와 같다.The data conversion from the SAM port to the RAM port is performed by first writing data to a serial register and then performing a write conversion (WT). In order to perform serial write (SW) after the serial lead (SR), it must be fixed to the serial write (SW) mode, which must be fixed in the write conversion (WT) mode. However, if a write conversion (WT) mode is performed while the serial writing (SW) is not performed, different data (Wrong Data) is transferred to the RAM port. Therefore, when only the mode conversion from the serial lead (SR) mode to the serial write mode (SW), there should be no data transfer from the actual SAM port to the RAM port. In the virtual write conversion (PWT) mode, only the mode is converted from serial lead to serial write without data conversion. The timing chart at this time is shown in FIG.

SAM포트의 동작은 상기한 6가지 모우드가 제3도와 같은 순서에 의하여 동작된다.The operation of the SAM port is performed by the six modes described above in the order shown in FIG.

제3도는 일반적인 듀얼 포트 메모리소자에서 직렬 억세스 포트의 동작상태를 나타낸 모우드순서도를 나타내고 있다. 여기에 리드전송 싸이클(6)과 기록전송 싸이클(7)을 가지고 있으며, 리드전송 싸이클(6)에서 기록전송 싸이클(7)로 모우드가 변경되는 경우에 수행되는 가상기록변환(PWT)모우드가 포함되게 된다.3 is a flowchart illustrating an operation state of a serial access port in a general dual port memory device. It includes a read transfer cycle 6 and a write transfer cycle 7, and includes a virtual write conversion (PWT) mode which is performed when the mode is changed from the read transfer cycle 6 to the write transfer cycle 7. Will be.

여기서 살펴보면 리드변환(RT) 또는 실시간 리드변환(RRT)이 끝나야만 직렬리드(SR)가 이루어진다.In this case, the serial lead SR is performed only after the read conversion RT or the real time read conversion RRT is completed.

VRAM에서 리드변환(RT) 또는 직렬리드변환(RRT)의 선택은 하드웨어적인 구조상 선택된다. 따라서, RAM포트에서 SAM포트로 데이타를 전달하는 경우에는 리드변환(RT) 또는 실시간 리드변환(RRT)에서 RAM포트의 일로우(Row)단위의 데이타를 SAM포트내의 직렬 레지스터에 옮기게 된다. 그리고 직렬리드(SR)모우드에서 직렬 레지스터에 저장된 데이타를 직렬클럭(SC)에 따라 고속으로 리드하게 된다. 이때, SAM포트의 직렬 레지스터에 저장된 데이타가 표시기기에 전달된다.The selection of read conversion (RT) or serial read conversion (RRT) in VRAM is selected in terms of hardware structure. Therefore, when data is transferred from the RAM port to the SAM port, data in the row unit of the RAM port is transferred to the serial register in the SAM port in read conversion (RT) or real time read conversion (RRT). In the serial read mode, the data stored in the serial register is read at high speed according to the serial clock SC. At this time, the data stored in the serial register of the SAM port is transferred to the display device.

이와 같은 디스플레이 상태에서 외부에서, 직접 SAM포트에 데이타를 저장시키기 위하여는 직렬기록(SW)모우드를 수행하여야 한다.In such a display state, a serial write (SW) mode must be performed to store data directly in the SAM port.

즉, 직렬리드(SR)모우드에서 직렬기록(SW)모우드로 변환하기 위하여는 먼저 가상기록변환(PWT)모우드를 수행하여야 되며, 가상기록변환(PWT)모우드에서는 데이타의 전달없이 모우드만 변경된다. 직렬기록(SW)모우드에서는 외부에서 인가되는 데이타가 직접 SAM포트에 저장된다. 그리고, SAM포트에 저장된 데이타를 다시 리드하기 위하여는 직렬 리드(SR)모우드로 전환되어야 하나, 제3도에서와 같이 바로 직렬리드(SR)모우드로는 전환될 수가 없다. 따라서, 직렬기록(SW)모우드에서 기록변환(WT)모우드로 변환시켜야 되고, 기록변환(WT)모우드에서 SAM포트내의 직렬레지스터에 저장된 데이타를 RAM포트에 전달시키게 된다.That is, in order to convert from a serial read (SR) mode to a serial write (SW) mode, a virtual write conversion (PWT) mode must first be performed. In the virtual write conversion (PWT) mode, only a mode is changed without data transfer. In the serial write (SW) mode, externally applied data is stored directly in the SAM port. In addition, in order to read data stored in the SAM port again, the serial read (SR) mode must be switched. However, as shown in FIG. 3, the serial read (SR) mode cannot be directly converted. Therefore, the serial write (SW) mode must be converted from the write conversion (WT) mode, and the write conversion (WT) mode transfers the data stored in the serial register in the SAM port to the RAM port.

RAM포트에 전달된 데이타를 다시 SAM포트에 전달시키기 위하여는 리드변환(RT)모우드를 거쳐 SAM포트에 저장시킨 후, 다시 직렬리드(SR)모우드로 전환되어 SAM포트에 저장된 데이타를 출력시키게 된다. 따라서, SAM의 테스트시 SAM포트에 데이타를 저장한 후, SAM포트에 저장된 데이타를 출력시켜 원래의 데이타와 비교하여 SAM포트의 이상여부를 판단하는 직렬 억세스포트의 테스트시 리드변환(RT)모우드를 거쳐야 하기 때문에 랜덤 억세스포트와의 데이타 교환이 이루어지게 되어 정확한 직렬 억세스포트만을 테스트할 수가 없었다.In order to transfer the data transferred from the RAM port to the SAM port, the data is stored in the SAM port through the read conversion (RT) mode, and then converted into the serial lead (SR) mode to output the data stored in the SAM port. Therefore, after the SAM is stored, the data is stored in the SAM port, and the data stored in the SAM port is output. The lead conversion (RT) mode is tested during the serial access port test to determine whether the SAM port is abnormal by comparing with the original data. Because of the data exchange with the random access port, only the correct serial access port could be tested.

제4도는 이 발명에 따른 듀얼 포트 메모리소자에서 직렬 억세스포트의 동작상태를 나타낸 전환 모우드의 순서도를 나타내고 있다. 상기 모우드들은 리드변환(RT), 실시간 리드변환(RT), 직렬리드(SR)를 가지는 리드전송 싸이클(6)과, 직렬기록(SW), 직렬변환(WT)를 가지는 기록전송 싸이클(7)로 된다. 그리고, 리드 전송 싸이클(6)과 기록전송 싸이클(7) 사이에는 가상 기록변환(PWT)모우드가 개입되고, 기록전송 싸이클(7)과, 리드전송 싸이클(6)사이에는 가상 리드변환(PRT)모우드가 개입되게 한 것이다. 상기한 리드전송 싸이클(6)과 기록전송 싸이클(7)의 기본적인 동작은 제3도와 동일하며, 리드전송 싸이클(6)에서 기록전송 싸이클(7)로 넘어가는 경우에 가상 기록변환(PWT)모우드가 실시되는 동작 역시 동일하다.4 is a flowchart of a switching mode showing an operating state of a serial access port in a dual port memory device according to the present invention. The modes are read transfer cycle 6 having read conversion RT, real time read conversion RT and serial lead SR, and write transfer cycle 7 having serial write SW and serial conversion WT. It becomes Then, a virtual write conversion (PWT) mode is interposed between the read transfer cycle 6 and the write transfer cycle 7, and a virtual read conversion (PRT) between the write transfer cycle 7 and the read transfer cycle 6. The mode was involved. The basic operations of the read transfer cycle 6 and the write transfer cycle 7 are the same as those in FIG. 3, and the virtual write conversion (PWT) mode is performed when the lead transfer cycle 6 is transferred from the read transfer cycle 6 to the write transfer cycle 7. The operation performed is also the same.

그러나, 이 발명은 직렬 억세스포트의 테스트를 위하여 SAM포트에 데이타를 저장하고, SAM포트에 저장된 데이타를 읽어내어 원래 저장된 데이타와 비교하는 경우에는 가상 리드변환(PRT)모우드를 수행하여 데이타의 변환없이 직렬리드(SR)모우드로 전환시킬 수가 있다.However, the present invention stores the data in the SAM port for the test of the serial access port, and when the data stored in the SAM port is read out and compared with the original stored data, the virtual read conversion (PRT) mode is performed to convert the data. Can be switched to serial lead (SR) mode.

즉, 직렬기록(SW)에 의하여 외부에서 SAM포트내에 데이타를 저장시킨 후, 가상 리드변환(PRT)을 수행하면, 데이타의 변환없이 직렬리드(SR)모우드로 변경된다. 이때, SAM포트내에 저장된 데이타가 출력되므로 원래의 데이타와 비교하여 SAM포트의 이상여부를 판단할 수가 있다.That is, when data is stored externally in the SAM port by serial write (SW), and virtual read conversion (PRT) is performed, the serial read (SR) mode is changed without data conversion. At this time, since the data stored in the SAM port is output, it is possible to determine whether the SAM port is abnormal by comparing with the original data.

VRAM에서의 상기 동작을 제1도에 의하여 설명한다. 반도체 제조공정에 의하여 VRAM이 양산된 후, 웨이퍼(Wafer)상태에서, VRAM의 RAM포트와 SAM포트가 양호한 소자인가를 테스트한다.The above operation in the VRAM will be described with reference to FIG. After the VRAM is mass produced by the semiconductor manufacturing process, it is tested whether the RAM port and the SAM port of the VRAM are good devices in a wafer state.

RAM테스트는 일반적인 RAM테스트 방법과 같이 실시한다.The RAM test is conducted in the same way as the normal RAM test method.

상기한 반도체 제조공정에서 VRAM의 양산시 SAM테스트를 위하여는 웨이퍼상태에서만 사용할 수 있는 패드(Pad)를 첨가시켜, 제3포트(P3)가 형성되게 한다. 그리고 직렬기록(SW)모우드에서 직렬리드(SR)모우드로 변환시키는 가상리드변환(PRT)모우드는 콘트롤부(5)의 설정된 콘트롤 클럭에 의하여 동작되게 한다. 웨이퍼상에 VRAM(10)이 양산되어, SAM테스트시에는 먼저, 기록 전송싸이클(7)의 직렬기록(SW)모우드를 수행한다. 이때, SAM포트(2)는 제2포트(P2)를 통하여 테스트용 데이타를 SAM포트(2)내에 저장 시킨다. 그리고, SAM포트(2)내에 저장된 데이타를 제2포트(P2)로 출력시키기 위하여는 콘트롤부(5)의 상기 콘트롤 클럭이 제3포트(P3)에 인가되게 하여 가상 리드변환(PRT)모우드가 수행되게 한다.In the above semiconductor manufacturing process, for the SAM test during the mass production of the VRAM, a pad that can be used only in a wafer state is added to form a third port P3. The virtual read conversion (PRT) mode for converting the serial recording (SW) mode into the serial lead (SR) mode is operated by the control clock set in the controller 5. The VRAM 10 is mass-produced on the wafer, and during the SAM test, first, the serial write (SW) mode of the write transfer cycle 7 is performed. At this time, the SAM port 2 stores the test data in the SAM port 2 through the second port (P2). In order to output the data stored in the SAM port 2 to the second port P2, the control clock of the controller 5 is applied to the third port P3 so that a virtual read conversion (PRT) mode is applied. To be performed.

그러면, SAM포트는 RAM포트와의 데이타 변환없이 다음, 직렬리드(SR)모우드로 전환된다. 직렬리드(SR)모우드에서 SAM포트(2)에 저장된 데이타가 출력되어 원래의 데이타와 비교하여 SAM포트의 이상여부를 체크할 수 있게 된다.The SAM port then switches to the serial lead (SR) mode without data conversion with the RAM port. The data stored in the SAM port (2) is output from the serial lead (SR) mode, and it is possible to check whether the SAM port is abnormal compared to the original data.

이상에서와 같이 이 발명은, RAM포트와 SAM포트를 가지는 듀얼 포트 메모리 소자의 양산시 웨이퍼 상태에서 RAM포트 이상여부와 SAM포트의 이상여부를 쉽게 판단할 수가 있는 것으로, 특히, SAM테스트시에는 가상 리드 변환(PRT)모우드를 가지고 있어서, RAM포트와 SAM포트와의 데이타 전달없이 직렬 기록상태에서 바로 직렬 리드상태로 전환될 수가 있어 반도체 제조공정중에서 간편하고 손쉽게 듀얼 포트메모리소자의 불량상태를 테스트할 수 있는 장점이 있는 것이다.As described above, the present invention can easily determine whether the RAM port and the SAM port are abnormal in the wafer state during the mass production of the dual port memory device having the RAM port and the SAM port. The conversion (PRT) mode allows the device to switch directly from the serial write state to the serial read state without data transfer between the RAM port and the SAM port, making it simple and easy to test the defective state of the dual port memory device during the semiconductor manufacturing process. There is an advantage.

Claims (3)

초기 하드웨어상 선택되고 RAM포트에 저장된 데이타를 SAM포트에 전달하는 리드변환(RT) 및 실시간 리드변환(RRT)과, SAM포트에 저장된 데이타를 출력시키는 직렬리드(SR)와 로되는 리드전송싸이클(6)과; 외부에서 직접 SAM포트에 저장시키기 위하여 동작되는 직렬기록(SW)과, SAM포트에 저장된 데이타를 RAM포트에 전달하는 기록변환(WT)과로 되는 기록전송싸이클(7)과; 상기 리드 전송싸이클(6) 및 기록 전송싸이클(7)사이에 데이타의 전달없이 기록 모우드만으로 변경시키는 가상기록변환(PWT)과; 로되는 듀얼 포트 메모리소자의 모우드 전환방법에 있어서, 상기 기록 전송싸이클(7) 및 리드 전송사이클(6)사이에 데이타의 전달 없이 리드 모우드만으로 변경되는 가상리드 변환(PRT)기능이 더 포함되는 듀얼 포트메모리소자의 테스트시 모우드 전환방법.Read transfer (RT) and real-time read conversion (RRT) to transfer data stored in RAM port and selected on initial hardware, and serial lead (SR) and lead transfer cycle to output data stored in SAM port ( 6); A write transfer cycle (7) comprising a serial write (SW) operated for storing directly in the SAM port from outside, and a write conversion (WT) for transferring data stored in the SAM port to the RAM port; A virtual write conversion (PWT) for changing only the write mode without transferring data between the read transfer cycle (6) and the write transfer cycle (7); A mode for switching a dual port memory device, comprising: a virtual lead conversion (PRT) function further changed to only a read mode without transferring data between the write transfer cycle 7 and the read transfer cycle 6; Mode switching when testing port memory devices. 제1항에 있어서, RAM포트와 SAM포트와의 데이타 전달없이 직렬기록(SW)에서 직렬리드(SR)로 변환하는 가상리드 변환(PRT)은, 콘트롤부(5)의 설정된 콘트롤 클럭에 의하여 이루어지게 한 것을 특징으로 하는 듀얼 포트 메모리소자의 테스트시 모우드 전환방법.The virtual read conversion (PRT) according to claim 1, wherein the virtual read conversion (PRT) for converting the serial write (SW) to the serial lead (SR) without transferring data between the RAM port and the SAM port is performed by the control clock set by the controller 5. Mode switching method when testing a dual-port memory device, characterized in that. 제1항에 있어서, RAM포트와 SAM포트와의 데이타 전달없이 직렬기록(SW)에서 직렬리드(SR)로 변환하는 가상리드변환(PRT)은, VRAM소자의 웨이퍼상태에서 테스트할 수 있도록 일정신호를 가할 수 있는 패드가 더 포함되게 하여 수행할 수 있는 것을 특징으로 하는 듀얼 포트 메모리소자의 테스트시 모우드 전환방법.The virtual read conversion (PRT) converting the serial write (SW) to the serial lead (SR) without transferring data between the RAM port and the SAM port is a constant signal for testing in the wafer state of the VRAM device. Mode switching method when the test of the dual-port memory device, characterized in that it can be performed by further comprising a pad that can apply.
KR1019900006350A 1990-05-04 1990-05-04 Mode transfer method in dual port memory system KR920003269B1 (en)

Priority Applications (10)

Application Number Priority Date Filing Date Title
KR1019900006350A KR920003269B1 (en) 1990-05-04 1990-05-04 Mode transfer method in dual port memory system
SE9002149A SE512454C2 (en) 1990-05-04 1990-06-15 Method of mode conversion for a dual connection memory device
IT02065090A IT1248855B (en) 1990-05-04 1990-06-15 METHOD FOR MODE CONVERSION OF A TWO-INPUT MEMORY DEVICE
SU4830360A RU2109330C1 (en) 1990-05-04 1990-06-22 Video ram and sam sequential access port control method
GB9014079A GB2243700B (en) 1990-05-04 1990-06-25 Method for mode conversion of a dual-port memory device
CN90104906A CN1019238B (en) 1990-05-04 1990-06-25 Method for mode conversion of dual-port memory device
DE4021600A DE4021600C2 (en) 1990-05-04 1990-07-06 Method for changing the operating mode of a storage device with two connections
NL9001613A NL194899C (en) 1990-05-04 1990-07-16 Method for mode conversion of a two-port memory device.
FR9009334A FR2661770B1 (en) 1990-05-04 1990-07-20 MODE CONVERSION METHOD FOR A MEMORY DEVICE WITH TWO INPUT / OUTPUT GATES.
JP2194692A JPH073747B2 (en) 1990-05-04 1990-07-23 Mode switching method of dual port memory device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019900006350A KR920003269B1 (en) 1990-05-04 1990-05-04 Mode transfer method in dual port memory system

Publications (2)

Publication Number Publication Date
KR910020557A KR910020557A (en) 1991-12-20
KR920003269B1 true KR920003269B1 (en) 1992-04-27

Family

ID=19298718

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019900006350A KR920003269B1 (en) 1990-05-04 1990-05-04 Mode transfer method in dual port memory system

Country Status (10)

Country Link
JP (1) JPH073747B2 (en)
KR (1) KR920003269B1 (en)
CN (1) CN1019238B (en)
DE (1) DE4021600C2 (en)
FR (1) FR2661770B1 (en)
GB (1) GB2243700B (en)
IT (1) IT1248855B (en)
NL (1) NL194899C (en)
RU (1) RU2109330C1 (en)
SE (1) SE512454C2 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100773063B1 (en) * 2006-09-12 2007-11-19 엠텍비젼 주식회사 Dual port memory device, memory device and method of operating the dual port memory device
KR100773065B1 (en) * 2006-09-12 2007-11-19 엠텍비젼 주식회사 Dual port memory device, memory device and method of operating the dual port memory device

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1067477C (en) * 1996-04-16 2001-06-20 联华电子股份有限公司 Signal transmitting device between chip assemblies by series codes

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5589980A (en) * 1978-11-27 1980-07-08 Nec Corp Semiconductor memory unit
US4703449A (en) * 1983-02-28 1987-10-27 Data Translation Inc. Interrupt driven multi-buffer DMA circuit for enabling continuous sequential data transfers
SU1298754A1 (en) * 1985-03-12 1987-03-23 Войсковая часть 03080 Device for controlling internal memory allocation
SU1348860A1 (en) * 1986-06-25 1987-10-30 Харьковский Институт Радиоэлектроники Им.Акад.М.К.Янгеля Device for controlling video information memory
JPH073757B2 (en) * 1987-02-25 1995-01-18 三菱電機株式会社 Semiconductor memory device
US4817058A (en) * 1987-05-21 1989-03-28 Texas Instruments Incorporated Multiple input/output read/write memory having a multiple-cycle write mask
JPH0760594B2 (en) * 1987-06-25 1995-06-28 富士通株式会社 Semiconductor memory device
JP2793184B2 (en) * 1987-07-27 1998-09-03 日本電気アイシーマイコンシステム株式会社 Semiconductor storage device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100773063B1 (en) * 2006-09-12 2007-11-19 엠텍비젼 주식회사 Dual port memory device, memory device and method of operating the dual port memory device
KR100773065B1 (en) * 2006-09-12 2007-11-19 엠텍비젼 주식회사 Dual port memory device, memory device and method of operating the dual port memory device

Also Published As

Publication number Publication date
NL194899C (en) 2003-06-04
IT9020650A0 (en) 1990-06-15
JPH073747B2 (en) 1995-01-18
NL194899B (en) 2003-02-03
NL9001613A (en) 1991-12-02
JPH0414695A (en) 1992-01-20
DE4021600A1 (en) 1991-11-07
DE4021600C2 (en) 1994-04-07
GB9014079D0 (en) 1990-08-15
KR910020557A (en) 1991-12-20
SE9002149L (en) 1991-11-05
IT1248855B (en) 1995-01-30
FR2661770B1 (en) 1994-01-28
CN1056361A (en) 1991-11-20
FR2661770A1 (en) 1991-11-08
IT9020650A1 (en) 1991-12-15
GB2243700B (en) 1994-02-02
SE512454C2 (en) 2000-03-20
SE9002149D0 (en) 1990-06-15
GB2243700A (en) 1991-11-06
RU2109330C1 (en) 1998-04-20
CN1019238B (en) 1992-11-25

Similar Documents

Publication Publication Date Title
JP4128234B2 (en) Memory device, processing system, method for controlling memory device and method for operating dynamic random access memory
US4987559A (en) Semiconductor memory device having a plurality of access ports
US4891794A (en) Three port random access memory
JPS62287497A (en) Semiconductor memory unit
JPS62262294A (en) Memory system
KR940006362B1 (en) Semiconductor memory device
US5343425A (en) Semiconductor video memory having multi-ports
JP2593060B2 (en) Dynamic random access memory, dynamic random access memory access method and system
KR920003269B1 (en) Mode transfer method in dual port memory system
JPH08221319A (en) Semiconductor memory device
US5946256A (en) Semiconductor memory having data transfer between RAM array and SAM array
JPS63123142A (en) Semiconductor memory device
JPH03105788A (en) Semiconductor memory device
KR950009076B1 (en) Dual port memory and control method
JPH1092172A (en) Semiconductor memory device having data reading/ writing function
KR19980056135A (en) Synchronous DRAM with Dual Port
JPS61289596A (en) Semiconductor memory device
JP2545719Y2 (en) Memory test data selection circuit
JPS6151792B2 (en)
JPH0514359B2 (en)
KR920009435B1 (en) Data transmission method of dual port memory element
JP2710926B2 (en) Semiconductor memory
KR0167682B1 (en) Data transmission enable signal occurrence circuit of semiconductor memory apparatus
JPH02250183A (en) Method and device for interface between graphic drawing device and memory
JPH0325790A (en) Memory device

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080401

Year of fee payment: 17

LAPS Lapse due to unpaid annual fee