KR920001714A - 반도체 소자의 언더슈트(Undershoot) 저항회로 - Google Patents

반도체 소자의 언더슈트(Undershoot) 저항회로 Download PDF

Info

Publication number
KR920001714A
KR920001714A KR1019900009579A KR900009579A KR920001714A KR 920001714 A KR920001714 A KR 920001714A KR 1019900009579 A KR1019900009579 A KR 1019900009579A KR 900009579 A KR900009579 A KR 900009579A KR 920001714 A KR920001714 A KR 920001714A
Authority
KR
South Korea
Prior art keywords
channel mosfet
drain
source
resistance circuit
undershoot
Prior art date
Application number
KR1019900009579A
Other languages
English (en)
Other versions
KR930003237B1 (ko
Inventor
오종훈
Original Assignee
정몽헌
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 정몽헌, 현대전자산업 주식회사 filed Critical 정몽헌
Priority to KR1019900009579A priority Critical patent/KR930003237B1/ko
Priority to US07/717,986 priority patent/US5287308A/en
Priority to JP3154889A priority patent/JP2553259B2/ja
Publication of KR920001714A publication Critical patent/KR920001714A/ko
Application granted granted Critical
Publication of KR930003237B1 publication Critical patent/KR930003237B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G11C7/1084—Data input buffers, e.g. comprising level conversion circuits, circuits for adapting load
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/06—Address interface arrangements, e.g. address buffers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/003—Modifications for increasing the reliability for protection
    • H03K19/00315—Modifications for increasing the reliability for protection in field-effect transistor circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Static Random-Access Memory (AREA)
  • Logic Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Dram (AREA)

Abstract

내용 없음.

Description

반도체 소자의 언더슈트(Undershoot) 저항회로
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제 1 도는 종래의 입력단회로.
제 2 도는 종래의 언더슈트 저항회로가 포함된 입력단회로.
제 3 도는 본 발명에 의한 언더슈트 저항회로가 포함된 입력단회로.
제 4 도는 제 3 도의 시뮬레이션 결과를 나타낸 신호파형도.
* 도면의 주요부분에 대한 부호의 설명
MT,M1 내지 M3,MP11,MN12 내지 MN14 : MOSFET
G1 : 인버터 CL,C1,C2,C11 : 캐패시터

Claims (2)

  1. 어드레스 입력신호(øAI)를 게이트 입력으로 하고 전원(Vcc)에 소오스가 연결되어 스위칭 기능을 하는 p채널 MOSFET(MP11), 상기 어드레스 입력신호() 를 게이트 입력으로 하고 상기 p채널 MOSFET(MP11)의 드레인에 드레인이 연결되고 소오스에 외부 입력단(An)이 연결되어 스위칭 기능을 하는 제1 n채널 MOSFET(MN12), 상기 p채널 MOSFET(MP11)의 드레인에 게이트가 연결되고 상기 외부 입력단(An)에 드레인이 연결되어 스위칭 기능을 하는 제 2 n채널 MOSFET(MN13), 상기 어드레스 입력신호() 를 입력으로 하는 인버터(G1), 상기 인버터(GI)의 출력단에 게이트가 연결되고 상기 제 2 n채널 MOSFET(MN13)의 소오스에 드레인이 연결되고 소오스에 내부 유지 노드(an)가 연결된 제3 n채널 MOSFET(MN14)로 구성되어 반도체 소자의 입력단의 언더슈트에 의한 오동작을 방지하는 것을 특징으로 하는 언더슈트 저항회로.
  2. 제 1 항에 있어서, 상기 제2 n채널 MOSFET(MN13)의 소오스에 일단이 연결되어 상기 n채널 MOSFET(MN13)을 통한 방전 전류에 대한 전압강하를 지연시키는 캐패시터(C11)를 더 포함함을 특징으로 하는 언더슈트 저항회로.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019900009579A 1990-06-27 1990-06-27 반도체 소자의 언더슈트(Undershoot) 저항회로 KR930003237B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1019900009579A KR930003237B1 (ko) 1990-06-27 1990-06-27 반도체 소자의 언더슈트(Undershoot) 저항회로
US07/717,986 US5287308A (en) 1990-06-27 1991-06-20 Undershoot resisting input circuit for semi-conductor device
JP3154889A JP2553259B2 (ja) 1990-06-27 1991-06-26 半導体素子のアンダーシュート抵抗回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019900009579A KR930003237B1 (ko) 1990-06-27 1990-06-27 반도체 소자의 언더슈트(Undershoot) 저항회로

Publications (2)

Publication Number Publication Date
KR920001714A true KR920001714A (ko) 1992-01-30
KR930003237B1 KR930003237B1 (ko) 1993-04-23

Family

ID=19300560

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019900009579A KR930003237B1 (ko) 1990-06-27 1990-06-27 반도체 소자의 언더슈트(Undershoot) 저항회로

Country Status (3)

Country Link
US (1) US5287308A (ko)
JP (1) JP2553259B2 (ko)
KR (1) KR930003237B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5497106A (en) * 1994-09-19 1996-03-05 Motorola Inc. BICMOS output buffer circuit having overshoot protection
US5765877A (en) 1995-01-27 1998-06-16 Honda Giken Kogyo Kabushiki Kaisha Pipe joint

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4678941A (en) * 1985-04-25 1987-07-07 International Business Machines Corporation Boost word-line clock and decoder-driver circuits in semiconductor memories

Also Published As

Publication number Publication date
JP2553259B2 (ja) 1996-11-13
JPH04254990A (ja) 1992-09-10
US5287308A (en) 1994-02-15
KR930003237B1 (ko) 1993-04-23

Similar Documents

Publication Publication Date Title
KR910006732A (ko) 전류검출회로
KR850006783A (ko) 스위칭 회로
KR880012008A (ko) 전원절환회로
KR950010340A (ko) 정 전류 발생 장치
KR960039341A (ko) 높은 부의 클램프 전압 및 고장시 안전 동작 기능을 갖춘 모스게이트된 집적 파워 반도체 장치
KR880001108A (ko) Cmos 입력회로
KR910015114A (ko) 반도체 디지탈 회로
KR860000719A (ko) 상보형(相補型)Bi-MIS 게이트회로
KR910008863A (ko) 반도체 집적회로
KR910002127A (ko) 전원절환회로
KR900011152A (ko) 전원전압 강하검파 및 초기화회로 재설정 회로
KR940012851A (ko) 차동 전류원 회로
KR920005479A (ko) Mos드라이버회로
KR970066578A (ko) 고전압 검출기 회로
KR940020669A (ko) 바이어스 회로(bias circuit)
KR910008978A (ko) 출력회로
KR920001714A (ko) 반도체 소자의 언더슈트(Undershoot) 저항회로
KR960027331A (ko) 버퍼회로 및 바이어스회로
KR940004833A (ko) 씨엠오에스(cmos)회로의 래치업 저감출력 드라이버 및 래치업 저감방법
KR970019085A (ko) Cmos 인버터(cmos inverter)
KR890004495A (ko) 리셋트신호 발생회로
KR100530933B1 (ko) 레벨 변환 회로
KR960026787A (ko) 전류 모드 감지 증폭기를 구비하는 집적 회로
KR920010907A (ko) 자유 전하 회로
KR930011274A (ko) 입력회로

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090406

Year of fee payment: 17

LAPS Lapse due to unpaid annual fee