KR910019238A - 반도체 집적회로장치 및 그의 제조방법 - Google Patents
반도체 집적회로장치 및 그의 제조방법 Download PDFInfo
- Publication number
- KR910019238A KR910019238A KR1019910001388A KR910001388A KR910019238A KR 910019238 A KR910019238 A KR 910019238A KR 1019910001388 A KR1019910001388 A KR 1019910001388A KR 910001388 A KR910001388 A KR 910001388A KR 910019238 A KR910019238 A KR 910019238A
- Authority
- KR
- South Korea
- Prior art keywords
- region
- conductivity type
- integrated circuit
- mosfet
- semiconductor substrate
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims 25
- 238000004519 manufacturing process Methods 0.000 title claims 6
- 239000012535 impurity Substances 0.000 claims 15
- 239000000758 substrate Substances 0.000 claims 12
- 238000000034 method Methods 0.000 claims 11
- 229920002120 photoresistant polymer Polymers 0.000 claims 2
- 239000004020 conductor Substances 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B10/00—Static random access memory [SRAM] devices
- H10B10/18—Peripheral circuit regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8248—Combination of bipolar and field-effect technology
- H01L21/8249—Bipolar and MOS technology
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
- H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
- H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
- H01L27/0623—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with bipolar transistors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B10/00—Static random access memory [SRAM] devices
- H10B10/15—Static random access memory [SRAM] devices comprising a resistor load element
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Bipolar Transistors (AREA)
- Semiconductor Memories (AREA)
Abstract
내용 없음
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제 1 도는 본 발명이 적용된 Bi-CMOS SRAM의 주요부 회로도, 제 4 도는 본 발명의 실시예를 적용한 상태의 Bi-CMOS SRAM의 주요부 단면도.
Claims (9)
- 반도체 집적회로장치의 제조방법에 있어서, (a)주변을 가지며, 제 1 도전형의 바이폴라 트랜지스터가 형성되어질 제1영역과, 상기 제1도전형과는 반대의 도전형을 나타내는 제2도전형의 MOSFET가 형성되어질 제 2 영역을 가지는 반도체 기판을 준비하는 공정과 (b) 상기 제 2 영역의 주면상에 상기 MOSFET의 게이트전극을 형성하는 공정과, (c) 상기 제 2 영역이 외의 상기 반도체 기체상에 제 1 마스크를 형성하는 공정과, (d) 상기 제 1 마스크를 불순물 도입의 마스크로 사용하고, 상기 제 2 영역중에 제 2 도전형의 불순물을 도입하여, 상기 MOSFET의 소오스, 드레인 영역을 형성하는 공정과, (e) 상기 소오스, 드레인 영역의 일부를 피복하도록 상기 게이트전극의 측벽에 절연막을 형성하는 공정과, (f) (e) 공정후에 제 2 도전형의 불순물의 도입에 의해 상기 제 1 영역중에, 상기 소오스, 드레인 영역보다도 불순물 농도가 높은, 바이폴라 트랜지스터의 베이스영역을 형성하는 공정과를 구비함을 특징으로 하는 반도체 집적회로장치의 제조방법.
- 특허청구의 범위 제 1 항에 있어서, 상기 베이스영역상에 제 2 마스크를 형성하는 공정과, 상기 제 2 마스크를 불순물 도입의 마스크로 사용하고, 상기 제2영역중에 제2도전형의 불순물을 도입하여, 상기 소오스, 드레인영역보다도 불순물 농도가 높은 상기 MOSFET의 고농도 소오스·드레인영역을 형성하는 공정을 더 포함하는 것을 특징으로 하는 반도체 집적회로장치의 제조방법.
- 특허청구의 범위 제 2 항에 있어서, 상기 베이스영역상과 상기 고농도 소오스, 드레인영역은, 이온타입법에 의해 각각 형성되는 것을 특징으로 하는 반도체 집적회로장치의 제조방법.
- 특허청구의 범위 제 2 항에 있어서, 상기 베이스영역은, 상기 고농도 소오스, 드레인영역보다도 낮은 에너지의 이온타입법에 의해 형성되는 것을 특징으로 하는 반도체 집적회로장치의 제조방법.
- 특허청구의 범위 제1항에 있어서, 상기 베이스영역은, 포토레지스터 마스크를 사용하지 않고 제 2 도전형 불순물의 도입에 의해 형성되는 것을 특징으로 하는 반도체 집적회로장치의 제조방법.
- 반도체 집적회로 제조방법에 있어서, (a) 주면을 가지며, 바이폴라 트랜지스터가 형성되어질 제 1 영역과, MOSFET가 형성되어질 제2영역과를 가지는 반도체 기체를 준비하는 공정과, (b) 상기 제2영역의 주면서에 상기MOSFET의 게이트절연막을 형성하는 공정과, (c) 상기 게이트절연막상에 상기 MOSFET의 게이트전극을 형성하는 공정과, (d)(c) 공정후, 상기 제 1 영역의 반도체기체중에, 포토레지스터마스크를 사용하지 않고, 불순물의 이온타입법에 의해 상기 바이폴라 트랜지스터의 베이스영역을 형성하는 공정을 구비함을 특징으로 하는 반도체집적회로장치의 제조방법.
- 제 1 도전형의 바이폴라 트랜지스터와 LDD구조를 갖는 제 2 도전형의 MOSFET를 가지는 반도체 집적회로장치의 제조방법에 있어서, (a) 주면을 가지며, 상기 바이폴라 트랜지스터가 형성되어질 제1영역과, 상기 MOSFET가 형성되어질 제 2 영역을 가지는 반도체 기체를 준비하는 공정과, (b) 상기 제 2 영역의 주면서에 상기 MOSFET의 게이트절연막을 형성하는 공정과, (c) 상기 제 2 영역 주면의 일부를 피복하도록 상기 게이트전극의 측벽에 절연막을 형성하는 공정과, (d) (c) 공정후에, 마스크를 사용하지 않고 제2도전형의 불순물 도입에 의해, 상기 제 1 영역의 반도체 기체중에 상기 바이폴라 트랜지스터의 베이스영역과, 상기 제 2 영역에 형성된 절연막 하부의 반도체 기체중에, 상기 MOSFET의 저농도 소오스, 드레인 영역을 동시에 형성하는 공정을 구비함을 특징으로 하는 반도체 집적회로장치의 제조방법.
- 특허청구의 범위 제 7 항에 있어서, 상기 절연막 하부의 저농도 소오스,드레인 영역의 불순물 농돈-상기 베이스영역의 불순물 농도보다도 낮은 것을 특징으로 하는 반도체 집적회로장치의 제조방법.
- 반도체 집적회로장치에 있어서, (a) 주면을 갖는 반도체 기체와, (b) 상기 도전체 기체중에 마련된 제 1 도전형의 콜렉터영역과 상기 콜렉터 영역중에 마련된 제 2 도전형의 베이스영역과, 상기 베이스영역중에 마련된 제 1 도전형 에미터영역을 가지며, 상기 반도체 기체의 제 1 영역에 마련된 제 1 도전형의 바이폴라 트랜지스터와, (c) 상기 반도체 기체중에 마련된 제 2 도전형의 저농도 소오스, 드레인 영역과, 상기 저농도 소오스, 드레인영역보다도 불순물 농도가 높은 제 2 도전형의 고농도 소오스,드레인 영역을 가지며, 상기 반도체 기체의 제 2 영역엔 마련된 제 2 도전형의 MOSFET와를 구비하되, 상기 베이스영역의 불순물 농도는 상기 저농도 소오스, 드레인 영역의 불순물 농도보다 높고, 또한 상기 베이스영역의 상기 반도체기체의 주변에서의 깊이는 상기 고농도 소오스·드레인 영역의 깊이보다도 얕게 형성된 것을 특징으로 하는 반도체 집적회로장치.※ 참고사항 : 최초출원내용에 의하여 공개하는 것임.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2095565A JPH03293761A (ja) | 1990-04-11 | 1990-04-11 | 半導体集積回路装置の製造方法 |
| JP2-95565 | 1990-04-11 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR910019238A true KR910019238A (ko) | 1991-11-30 |
Family
ID=14141115
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019910001388A KR910019238A (ko) | 1990-04-11 | 1991-01-28 | 반도체 집적회로장치 및 그의 제조방법 |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JPH03293761A (ko) |
| KR (1) | KR910019238A (ko) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5559044A (en) * | 1992-09-21 | 1996-09-24 | Siliconix Incorporated | BiCDMOS process technology |
-
1990
- 1990-04-11 JP JP2095565A patent/JPH03293761A/ja active Pending
-
1991
- 1991-01-28 KR KR1019910001388A patent/KR910019238A/ko not_active Application Discontinuation
Also Published As
| Publication number | Publication date |
|---|---|
| JPH03293761A (ja) | 1991-12-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR930005257A (ko) | 박막 전계효과 소자 및 그의 제조방법 | |
| KR890016651A (ko) | 반도체 집적회로 장치의 제조방법 | |
| KR840005926A (ko) | 반도체 집적 회로 장치의 제조 방법 | |
| KR870000763A (ko) | 반도체 장치 및 그 제조방법 | |
| KR960012318A (ko) | 반도체 장치 및 그 제조방법 | |
| KR940027104A (ko) | 트랜지스터 제조방법 | |
| KR930006972A (ko) | 전계 효과 트랜지스터의 제조 방법 | |
| KR920020755A (ko) | 박막전계효과소자(薄膜電界效果素子) 및 그의 제조방법 | |
| KR890013796A (ko) | 반도체장치 및 그 제조방법 | |
| KR930001484A (ko) | Dmos 트랜지스터를 제조하기 위한 방법 | |
| KR960002884A (ko) | 바이폴라 트랜지스터 및 mos 트랜지스터를 포함한 반도체 장치 제조 방법 | |
| KR930005259A (ko) | 반도체 장치 및 그 제조 방법 | |
| KR870003571A (ko) | 반도체 기억장치 및 그 제조방법 | |
| KR880006789A (ko) | 고신뢰성 반도체 장치와 그 제조 방법 | |
| KR900015311A (ko) | 반도체장치 및 그 제조방법 | |
| KR890016620A (ko) | 반도체 집적회로장치의 제조방법 | |
| KR850000786A (ko) | 반도체 장치 및 그 제조방법 | |
| KR910019238A (ko) | 반도체 집적회로장치 및 그의 제조방법 | |
| KR970003934A (ko) | BiCMOS 반도체장치 및 그 제조방법 | |
| KR890013792A (ko) | 반도체장치 및 그 제조방법 | |
| KR910001876A (ko) | 반도체 장치 제조방법 | |
| KR950026008A (ko) | 게이트전극 공유 트랜지스터 | |
| KR970053005A (ko) | 바이폴라 트랜지스터 및 그 제조방법 | |
| JPH0369157A (ja) | 半導体装置の製造方法 | |
| KR930001461A (ko) | 화합물 반도체 소자 및 그 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid |