KR910017678A - Ldd 모오스 fet제조방법 및 구조 - Google Patents
Ldd 모오스 fet제조방법 및 구조 Download PDFInfo
- Publication number
- KR910017678A KR910017678A KR1019900003212A KR900003212A KR910017678A KR 910017678 A KR910017678 A KR 910017678A KR 1019900003212 A KR1019900003212 A KR 1019900003212A KR 900003212 A KR900003212 A KR 900003212A KR 910017678 A KR910017678 A KR 910017678A
- Authority
- KR
- South Korea
- Prior art keywords
- ldd
- gate
- forming
- ion implantation
- ldd layer
- Prior art date
Links
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
내용 없음
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제 4도 ⒜⒝⒞⒟는 본 발명 LDD모오스 FET의 제조 공정도.
Claims (2)
- P형기판(1)위에 필드옥사이드(2)를 기르고 그 위에 다결정 실리콘을 증착시킨 후 등방성 에치가스와 이방성 에치가스를 적절히 혼합하여 다결정 포리 실리콘을 θ각으로 역기울기 에치시켜 게이트(3)를 형성하는 공정과, 역기울기를 갖는 게이트(3)를 형성한 후 인을 경사 이온 주입시켜 LDD층(4)을 형성하는 공정과, LDD층(4)을 형성한 후 비소를 이온 주입하여 소오스와 드레인(6)을 형성하는 공정을 포함하여 소오스쪽의 LDD층의 길이를 줄여 소자특성을 개선하는 것을 특징으로 하는 LDD모오스 FET제조방법.
- P형기판(1)에 키워진 필드옥사이드(2)위에 증착된 다결정 실리콘을 θ각으로 역기울기 에치하여 형성되는 게이트(3)와, 상기 역기울기를 갖는 게이트를 이용한 경사이온 주입에 의해 소오스쪽의 길이가 줄어들어 형성되는 LDD층(4)과, 이온 주입 방법에 의해 형성되는 소오스 드레인(5)을 포함하여 구성된 것을 특징으로 하는 LDD모오스 FET 구조.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019900003212A KR910017678A (ko) | 1990-03-10 | 1990-03-10 | Ldd 모오스 fet제조방법 및 구조 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019900003212A KR910017678A (ko) | 1990-03-10 | 1990-03-10 | Ldd 모오스 fet제조방법 및 구조 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR910017678A true KR910017678A (ko) | 1991-11-05 |
Family
ID=67470198
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019900003212A KR910017678A (ko) | 1990-03-10 | 1990-03-10 | Ldd 모오스 fet제조방법 및 구조 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR910017678A (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100442784B1 (ko) * | 2001-12-26 | 2004-08-04 | 동부전자 주식회사 | 반도체 소자의 트랜지스터 제조 방법 |
-
1990
- 1990-03-10 KR KR1019900003212A patent/KR910017678A/ko not_active Application Discontinuation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100442784B1 (ko) * | 2001-12-26 | 2004-08-04 | 동부전자 주식회사 | 반도체 소자의 트랜지스터 제조 방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5656518A (en) | Method for fabrication of a non-symmetrical transistor | |
| KR930001477A (ko) | 모스패트의 제조 방법 | |
| KR930001483A (ko) | 절연 게이트 전계 효과 트랜지스터 구조물 및 이의 제조 방법 | |
| KR870004518A (ko) | 샐로우 접합을 갖는 mos vlsi장치 및 그 제조방법 | |
| ATE274240T1 (de) | Verfahren zur herstellung von mosfets mit verbesserten kurz-kanal effekten | |
| US20070090487A1 (en) | Method for tuning epitaxial growth by interfacial doping and structure including same | |
| KR960026951A (ko) | 트랜지스터 및 그 제조 방법 | |
| KR910017678A (ko) | Ldd 모오스 fet제조방법 및 구조 | |
| KR950026005A (ko) | 박막 트랜지스터 제조방법 | |
| KR960012302A (ko) | Soi형 반도체장치 및 그 제조방법 | |
| KR940004852A (ko) | 모스트랜지스터 구조 및 제조방법 | |
| KR970018259A (ko) | 반도체 소자의 트랜지스터 제조방법 | |
| US20030082894A1 (en) | System and method for addressing junction capacitances in semiconductor devices | |
| KR920015592A (ko) | Ldd구조의 트랜지스터 제조방법 | |
| KR920018973A (ko) | 리세스드 채널 모오스 fet 제조방법 및 구조 | |
| KR940004711A (ko) | 폴리실리콘층 형성방법 | |
| KR920015633A (ko) | 반도체장치의 제조방법 | |
| KR880013258A (ko) | 반도체 장치의 제조방법 | |
| KR920020602A (ko) | 반도체장치의 트렌치 격리방법 | |
| JPH04233739A (ja) | 電界効果トランジスタ | |
| KR950024355A (ko) | 반도체 소자 및 그 제조방법 | |
| KR920017215A (ko) | 실리콘 성장을 이용한 soi의 제조방법 | |
| KR920013772A (ko) | Mosfet 제조방법 | |
| KR930001478A (ko) | 모스패트의 구조 및 제조 방법 | |
| KR920020606A (ko) | 반도체장치 및 그 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E601 | Decision to refuse application |