KR910014016A - 다층 인쇄 회로판 및 그 형성방법 - Google Patents

다층 인쇄 회로판 및 그 형성방법 Download PDF

Info

Publication number
KR910014016A
KR910014016A KR1019900020007A KR900020007A KR910014016A KR 910014016 A KR910014016 A KR 910014016A KR 1019900020007 A KR1019900020007 A KR 1019900020007A KR 900020007 A KR900020007 A KR 900020007A KR 910014016 A KR910014016 A KR 910014016A
Authority
KR
South Korea
Prior art keywords
carbon atoms
layer
tin
circuit board
silane
Prior art date
Application number
KR1019900020007A
Other languages
English (en)
Other versions
KR0166588B1 (ko
Inventor
빈센트 팔라디노 존
Original Assignee
제임즈 제이 플린
이 아이 듀우판 디 네모아 앤드 캄파니
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 제임즈 제이 플린, 이 아이 듀우판 디 네모아 앤드 캄파니 filed Critical 제임즈 제이 플린
Publication of KR910014016A publication Critical patent/KR910014016A/ko
Application granted granted Critical
Publication of KR0166588B1 publication Critical patent/KR0166588B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/389—Improvement of the adhesion between the insulating substrate and the metal by the use of a coupling agent, e.g. silane
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/382—Improvement of the adhesion between the insulating substrate and the metal by special treatment of the metal
    • H05K3/384—Improvement of the adhesion between the insulating substrate and the metal by special treatment of the metal by plating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03—Metal processing
    • H05K2203/0315—Oxidising metal
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0703—Plating
    • H05K2203/072—Electroless plating, e.g. finish plating or initial plating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S428/00—Stock material or miscellaneous articles
    • Y10S428/901—Printed circuit

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

내용 없음.

Description

다층 인쇄 회로판 및 그 형성방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음

Claims (21)

  1. 하기 (a)-(g)의 단계로 구성되는 여러개의 절연층을 통해 일련의 도전층에 전기접속을 만드는 전도성 뜨로우-초울(through-holes)을 포함하는, 단, 다층 인쇄회로판이 121℃(250℉) 에서 6시간동안 베이킹된 다음 85℃및 85% 상대습도에서 24시간동안 선행-조건화된 후 288℃(550℉)에서 10초동안 열응력에 노출시 이층(delaminate) 되지 않는, 다층 인쇄 회로판을 형성하기 위한 방법: (a) 적어도 4 마이크론의 두께를 갖는 회로부품을 갖는 유전층 지지체의 표면상에 도전성 구리 회로부품을 형성시키고: (b)구리 회로부품에 주석을 적용시키는 도중 또는 이에 연속하여 구리 회로부품의 표면상에서 적용된 주석을 산화물, 수산화믈 또는 이들의 조합물로 전환시키도록 구리 회로부품에 주석을 적용시켜. 구리 회로부품상에 주석의 산화물. 수산화물 또는 이들의 조합물의 층을 형성시키고, 단, 상기 산화물, 수산화물을 또는 조합물의 층의 두께가 1.5마이크로이하이며; (c)실란결합혼합물을, 단계(b)에서 형성된 산화물. 수산화물 또는 이들의 조합물의 표면에 또는 구리회로부품에 결합되는 절연층에 적용시켜 상기 표면위에 접착성 오르가노실란 코우팅을 형성시키고, 여기서 상기 절연층은 부분적으로 경화된 열경화성 중합체 조성물 및 근본적으로 (I)하기 일반식:
    (상기식에서, A는 1 내지 8개 탄소원자를 갖는 알킬렌이고, B는 히드록시 또는 1 내지 8개 탄소원자를 갖는 알콕시이고 n은 정수, 1, 2 또는 3이고, 단 n이 1 또는 2인 경우, 각 B는 동일한 필요가 없다.)을 갖는 우레이도 실란; 및 (II) 하기 일반식:
    (상기식에서, R1, R2, R3, R4, R5, 및 R6은 서로 독립적으로 1 내지 8개 탄소원자를 갖는 알킬이고 R은 1 내지 8개 탄소 원자를 갖는 알킬렌 기를 표시한다)을 갖는 디실릴 가교제로 구성되는 실란 결합 혼합물로 구성되고: (d)단계(a),(b) 및 (c)를 반복하고: (e)오르가노실란 코우팅이 산화물, 수산화물 또는 조합물의 층과 절연층간에 있도록 단계 (a),(b),(c) 및 (d) 에 의해 형성된 물질들을 단일 물품으로 결합시키고, 이로써 결합중 부분적으로 경화된 절연층은 경화되며;(f) 단계(e)에서 형성된 결합된 물품을 통해 다수의 호울을 형성시키고; (g)뜨로우-호울의 맞은편 개구부로 부터 도전로를 형성하는 뜨로우-호을의 벽을 금속화하여 다층 회로판을 형성시킨다.
  2. 제1항에 있어서, 단계(a) 내지 (d)가 유전층이 집착층 또는 절연층을 통해서 또는 직접적으로 접속하는 두개의 절연층을 포함하는 방법.
  3. 제1항에 있어서, 단계(a) 내지 (d)가 구리 회로 부품의 층을 지지하는 하나의 절연층으로 구성되는 방법.
  4. 제1항에 있어서, 유전층이 두개의 맞은편 표면상에 구리 회로부품을 포함하는 방법.
  5. 제1항에 있어서, 주석이 침적법에 적용되는 방법.
  6. 제1항에 있어서, 유전층이 유리 에폭시 또는 폴리이미드를 포함하는 방법.
  7. 제1항에 있어서, 회로판이 288℃(550℉)에서 60초 동안 노출시 이층되지 않는 방법.
  8. 제1항에 있어서, 실란 결합 혼합물이 또한 디실릴 가교제 및 우레이도 실란에 대한 상호 용매를 포함하는 방법.
  9. 제1항에 있어서, 실란 결합 혼합물 내(I):(II)의 중량비가 99:1 내지 1:99인 방법.
  10. 제9항에 있어서,(I):(II)의 중량비가 90:10내지 10:90인 방법.
  11. 제9항에 있어서,(I):(II)의 중량비가 90:10내지 70:30인 방법.
  12. 제1항에 있어서, A가 이가 에틸렌 또는 프로필렌 기인 방법.
  13. 제1항에 있어서. B가 메톡시 또는 에톡시기인 방법.
  14. 제1항에 있어서, 우레이도 실란이 감마-우레이도프로필-트리에톡시-실란인 방법.
  15. 제1항에 있어서, R이 메톡시 또는 에톡시기률 표시하는 방법.
  16. 제1항에 있어서, R'이 이가 에틸렌 또는 프로필렌기를 표시하는 방법.
  17. 제1항에 있어서, 디실릴 가교제가 헥사메톡시디실릴에탄인 방법.
  18. 근본적으로 (I) 하기 일반식:
    (상기식에서, A는 1 내지 8개 탄소원자를 갖는 알킬렌이고, B는 히드록시 또는 1 내지 8개 탄소원자를 갖는 알콕시이고 n은 정수,1,2 또는 3이고, 단 n이 1 또는 2인 경우, 각 B는 동일할 필요가 없다.)을 갖는 우레이도 실란; 및 (II) 하기 일반식:
    (상기식에서, R1, R2, R3, R4, R5, 및 R6은 서로 독립적으로 1내지 8개 탄소윈자를 갖는 알킬이고. R은 1내지 8개 탄소원자를 갖는 알킬렌 기를 표시한다)을 갖는 디실릴 가교제로 구성되는 방습성 다층 회로판을 형성하기 위한 실란 결합 혼합물.
  19. (a)유전층: (b) 적어도 4 마이크론의 두꼐를 갖는 구리 회로부품; (c)주석위에 놓인 1-5mils이하의 두께를 갖는 주석 금속의 산화물, 수산화물 또는 이들의 조합물의 층:(d)근본적으로 (I)하기 일반식:
    (상기식에서, A는 1 내지 8개 탄소원자를 갖는 알킬렌이고, B는 히드록시 또는 1 내지 8개 탄소원자를 갖는 알콕시이고 n은 정수 1,2 또는 3이고, 단 n이 1 또는 2인 경우 각 B동일할 필요가 없다.)을 갖는 우레이도 실란: 및 (n) 하기 일반식:
    (상기식에서, R1, R2, R3, R4, R5, 및 R6은 서로 독립적으로 1 내지 8개 탄소원자를 갖는 알킬이고, R은 1 내지 8개 탄소원자를 갖는 알킬렌 기를 표시한다)을 갖는 디실릴 가교제로 구성되는 실란 결합 혼합물로 부터 형성된 오르가노실란 층; (e)경화된 열경화성 중합체 조성물로 구성되는 절연층: (f)유전층; (g) 적어도 4 마이크론의 두께를 갖는 구리 회로부품; (h)주석위에 놓인 1-5mils 이하의 두께를 갖는 주석의 산화물, 수산화물 또는 이들의 조합물의 층: (i) 실란 결합 혼합물로 부터 형성된 오르가노실란 층: j) 경화된 열경화성 중합체 조성물로 구성되는 절연층으로 구성되는, 여러개의 절연층을 통해 일련의 도전층에 전기 접속을 만드는 전도성 뜨로우-호울을 포함하는 다층 인쇄 회로판으로, 단 다층 인쇄 회로판이 121℃(250℉)에서 6시간 동안 베이킹 된 다음 85℃ 및 85%상대 습도에서 24시간 동안 선행조건화된 후 288℃(550℉)에서 10초 동안 땜납 침적의 열 응력에 노출시 이층되지 않는 다층 인쇄회로판.
  20. (a)유전층:(b)적어도 4마이크론의 두께를 갖는 구리 회로부품:(c)주석위에 놓인 1-5mils이하의 두게를 갖는 주석의 산화물, 수산화물 또는 이들의 조합물의 층:(d)근본적으로 (I)하기 일반식:
    (상기식에서, A는 1 내지 8개 탄소원자를 갖는 알킬렌이고, B는 히드록시 또는 1 내지 8개 탄소원자를 갖는 알콕시이고 n은 정수 1,2 또는 3이고, 단 n이 1 또는 2인 경우, 각 B동일할 필요가 없다.)을 갖는 우레이도 실란: 및 (II) 하기 일반식:
    (상기식에서, R1, R2, R3, R4, R5, 및 R6은 서로 독립적으로, 1 내지 8개 탄소원자를 갖는 알킬이고 R은 1 내지 8개 탄소원자를 갖는 알킬렌 기를 표시한다)을 갖는 디실릴 가교제로 구성되는 실란 결합 혼합물로 부터 형성된 오르가노실란 층:(e)경화된 열경화성 중합체 조성물로 구성되는 절연층:(f)실란 결합 혼합물로 부터 형성된 오르가노실란층: (g)주석위에 놓인 1-5mils이하의 두께를 갖는 주석의 산화물, 수산화물 또는 이들의 조합물의 층:(h) 적어도 4 마이크론의 두께를 갖는 구리 회로망:(i)유전층으로 구성되는, 여러개의 절연층을 통해 일련의 도전층에 전기 접속을 만드는 전도성 뜨로우-호울을 포함하는 다층 인쇄 회로판으로, 단 다층 인쇄 회로판이 120℃(250℉)에서 6시간 동안 베이킹된후 다음 85℃ 및 85% 상대습도에서 24시간동안 선행조건화된 177℃(350℉)에서 10초 동안 땜납 침적의 열 응력에 노출시 이층되지 않는 다충 이쇄 회로판.
  21. (a)유전층;(b) 적어도 4 마이크론의 두께를 갖는 구리 회로부품:(c)주석위에 놓인 1-5mils 이하의 두께를 갖는 주석의 산화물, 수산화물물 또는 이들의 조합물의 층:(d)근본적으로 (I)하기 일반식:
    (상기식에서, A는 1 내지 8개 탄소원자를 갖는 알킬렌이고, B는 히드록시 또는1 내지 8개 탄소원자를 갖는 알콕시이고 n은 정수 1,2 또는 3이고, 단 n이 1 또는 2인 경우, 각 B동일할 필요가 없다.)을 갖는 우레이도 실란: 및 (II) 하기 일반식:
    (상기식에서, R1, R2, R3, R4, R5, 및 R6은 서로 독립적으로, 1 내지 8개 탄소원자를 갖는 알킬이고 R은 1 내지 8개 탄소원자를 갖는 알킬렌 기를 표시한다)을 갖는 디실릴 가교제로 구성되는 실란 결합 혼합물로 부터 형성된 오르가노실란 층;(e)경화된 열경화성 중합체 조성물로 구성되는 절연층: (f)적어도 4 마이크론의 두께를 갖는 구리회로부품:(g)주석위에 놓인 1-5mils이하의 두께를 갖는 주석의 산화물, 수산화물 또는 이들의 조합물의 층:(h)실란 결합 혼합물로 부터 형성된 오르가노실란층; (i)경화된 열경화성 중합체 조성물로 구성되는 절연층으로 구성되는, 여러개의 절연층을 통해 일련의 도전층에 전기 접속을 만드는 전도성 뜨로우-호울을 포함하는 다층 인쇄 회로판으로, 단 다층 인쇄 회로판이 121℃(250℉)에서 6시간 동안 베이킹된 다음850》 및 85% 상대습도에서 24시간 동안 선행 조건화된 후288℃(550℉)에서 10초 동안 땜납 침적의 열응력에 노출시 이층되지 않는 다층 인쇄 회로판.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019900020007A 1989-12-05 1990-12-04 다층 인쇄 회로판 및 그 형성방법 KR0166588B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US446,335 1989-12-05
US07/446,335 US5073456A (en) 1989-12-05 1989-12-05 Multilayer printed circuit board formation
US446335 1989-12-05

Publications (2)

Publication Number Publication Date
KR910014016A true KR910014016A (ko) 1991-08-08
KR0166588B1 KR0166588B1 (ko) 1999-04-15

Family

ID=23772200

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019900020007A KR0166588B1 (ko) 1989-12-05 1990-12-04 다층 인쇄 회로판 및 그 형성방법

Country Status (9)

Country Link
US (1) US5073456A (ko)
EP (1) EP0431501B1 (ko)
JP (1) JP3005298B2 (ko)
KR (1) KR0166588B1 (ko)
CA (1) CA2031045A1 (ko)
DE (1) DE69027006T2 (ko)
HK (1) HK152496A (ko)
SG (1) SG48822A1 (ko)
TW (1) TW203676B (ko)

Families Citing this family (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5153986A (en) * 1991-07-17 1992-10-13 International Business Machines Method for fabricating metal core layers for a multi-layer circuit board
US5217751A (en) * 1991-11-27 1993-06-08 Mcgean-Rohco, Inc. Stabilized spray displacement plating process
US5211831A (en) * 1991-11-27 1993-05-18 Mcgean-Rohco, Inc. Process for extending the life of a displacement plating bath
US5385787A (en) * 1993-02-03 1995-01-31 Amp-Akzo Corporation Organosilane adhesion promotion in manufacture of additive printed wiring board
US5393353A (en) * 1993-09-16 1995-02-28 Mcgean-Rohco, Inc. Chromium-free black zinc-nickel alloy surfaces
US5393354A (en) * 1993-10-07 1995-02-28 Mcgean-Rohco, Inc. Iridescent chromium coatings and method
IL111497A (en) * 1993-12-08 2001-01-28 Rohco Inc Mcgean Seelan preparations are useful as adhesives
US5928790A (en) * 1996-04-23 1999-07-27 Mcgean-Rohco, Inc. Multilayer circuit boards and processes of making the same
US5750197A (en) 1997-01-09 1998-05-12 The University Of Cincinnati Method of preventing corrosion of metals using silanes
US6141870A (en) 1997-08-04 2000-11-07 Peter K. Trzyna Method for making electrical device
US6284309B1 (en) 1997-12-19 2001-09-04 Atotech Deutschland Gmbh Method of producing copper surfaces for improved bonding, compositions used therein and articles made therefrom
US6416869B1 (en) 1999-07-19 2002-07-09 University Of Cincinnati Silane coatings for bonding rubber to metals
US6106901A (en) 1999-02-05 2000-08-22 Brent International Plc Method of treating metals using ureido silanes and multi-silyl-functional silanes in admixture
WO2004073890A1 (en) 1999-04-22 2004-09-02 Demaso Arthur J Process for providing bond enhancement and an etch resist in the fabrication of printed circuit boards
US6827981B2 (en) 1999-07-19 2004-12-07 The University Of Cincinnati Silane coatings for metal
US6696538B2 (en) * 1999-07-27 2004-02-24 Lg Chemical Ltd. Semiconductor interlayer dielectric material and a semiconductor device using the same
US7351353B1 (en) * 2000-01-07 2008-04-01 Electrochemicals, Inc. Method for roughening copper surfaces for bonding to substrates
SE523150C2 (sv) * 2000-01-14 2004-03-30 Ericsson Telefon Ab L M Kretsmönsterkort och metod för tillverkning av kretsmönsterkort med tunt kopparskikt
US20040038048A1 (en) * 2000-02-02 2004-02-26 Lg Chemical Ltd. Semiconductor interlayer dielectric material and a semiconductor device using the same
US6506314B1 (en) 2000-07-27 2003-01-14 Atotech Deutschland Gmbh Adhesion of polymeric materials to metal surfaces
US6651324B1 (en) * 2000-11-06 2003-11-25 Viasystems Group, Inc. Process for manufacture of printed circuit boards with thick copper power circuitry and thin copper signal circuitry on the same layer
AU2002332593A1 (en) * 2001-08-22 2003-03-10 World Properties Inc. Silanated copper foils, method of making, and use thereof
US6716281B2 (en) * 2002-05-10 2004-04-06 Electrochemicals, Inc. Composition and method for preparing chemically-resistant roughened copper surfaces for bonding to substrates
US7470990B2 (en) * 2004-03-31 2008-12-30 Endicott Interconnect Technologies, Inc. Low moisture absorptive circuitized substrate with reduced thermal expansion, method of making same, electrical assembly utilizing same, and information handling system utilizing same
JP2006316300A (ja) * 2005-05-11 2006-11-24 Hitachi Chem Co Ltd 銅の表面処理方法及び銅表面
JP5024930B2 (ja) * 2006-10-31 2012-09-12 三井金属鉱業株式会社 表面処理銅箔、極薄プライマ樹脂層付表面処理銅箔及びその表面処理銅箔の製造方法並びに極薄プライマ樹脂層付表面処理銅箔の製造方法
EP1978024A1 (en) * 2007-04-04 2008-10-08 Atotech Deutschland Gmbh Silane compositions comprising novel crosslinking agents
US10023776B2 (en) * 2007-12-21 2018-07-17 Saint-Gobain Performance Plastics Corporation Preparation of a self-bonding thermoplastic elastomer using an in situ adhesion promoter
EP2240005A1 (en) 2009-04-09 2010-10-13 ATOTECH Deutschland GmbH A method of manufacturing a circuit carrier layer and a use of said method for manufacturing a circuit carrier
EP2244542B1 (en) * 2009-04-24 2013-03-27 Atotech Deutschland GmbH Multilayer printed circuit board manufacture
TWI489920B (zh) * 2010-08-27 2015-06-21 Atotech Deutschland Gmbh 多層印刷電路板之製造
EP2603064A1 (en) 2011-12-08 2013-06-12 Atotech Deutschland GmbH Multilayer printed circuit board manufacture
WO2020017524A1 (ja) * 2018-07-17 2020-01-23 日立化成株式会社 銅箔の処理方法、銅箔、積層体、銅張積層板、プリント配線板及び高速通信対応モジュール
CN112996260B (zh) * 2021-05-17 2021-07-27 智恩电子(大亚湾)有限公司 一种基于5g通讯的印制线路板制作方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3348990A (en) * 1963-12-23 1967-10-24 Sperry Rand Corp Process for electrically interconnecting elements on different layers of a multilayer printed circuit assembly
US3644166A (en) * 1968-03-28 1972-02-22 Westinghouse Electric Corp Oxide-free multilayer copper clad laminate
US3984598A (en) * 1974-02-08 1976-10-05 Universal Oil Products Company Metal-clad laminates
JPS5883066A (ja) * 1981-11-12 1983-05-18 Daikin Ind Ltd 非粘着導電性フツ素ゴム塗料
US4499152A (en) * 1982-08-09 1985-02-12 General Electric Company Metal-clad laminate construction
US4689085A (en) * 1986-06-30 1987-08-25 Dow Corning Corporation Coupling agent compositions
DE3887054T2 (de) * 1987-10-01 1994-07-21 Rohco Inc Mcgean Herstellung einer mehrschichtigen gedruckten Schaltungsplatte.

Also Published As

Publication number Publication date
EP0431501A2 (en) 1991-06-12
CA2031045A1 (en) 1991-06-06
EP0431501B1 (en) 1996-05-15
JPH04363095A (ja) 1992-12-15
HK152496A (en) 1996-08-16
DE69027006T2 (de) 1996-12-19
SG48822A1 (en) 1998-05-18
EP0431501A3 (en) 1992-04-15
TW203676B (ko) 1993-04-11
JP3005298B2 (ja) 2000-01-31
KR0166588B1 (ko) 1999-04-15
DE69027006D1 (de) 1996-06-20
US5073456A (en) 1991-12-17

Similar Documents

Publication Publication Date Title
KR910014016A (ko) 다층 인쇄 회로판 및 그 형성방법
US6528145B1 (en) Polymer and ceramic composite electronic substrates
US6159611A (en) High dielectric constant flexible polyimide film and process of preparation
JP4540964B2 (ja) 低温ポリイミド接着剤組成物
JP2005150728A (ja) 少なくとも２つの異種のポリアミド層と導電層とを有し、エレクトロニクスタイプの用途に有用な多層基板、およびそれに関連する組成物
US5091251A (en) Adhesive tapes and semiconductor devices
KR100432105B1 (ko) 수지 조성물, 및 이 수지 조성물을 사용한 접착 필름,금속-피복 접착 필름, 회로 기판 및 조립 구조체
KR970073269A (ko) 다층회로기판 및 그 제조방법(multilayer circuit boards and processes of making the same)
US7005192B2 (en) Ceramic electronic component and method of producing the same
US6249045B1 (en) Tented plated through-holes and method for fabrication thereof
JPH0153632B2 (ko)
KR890007625A (ko) 다층 인쇄 회로판의 제조방법
JPS61212096A (ja) 多層配線板
JPH07154068A (ja) 接着シートとその製造法及びその接着シートを用いた金属ベース配線板用基板の製造法並びにその接着シートを用いた金属ベース配線板の製造法
JPH03209792A (ja) 両面金属張りフレキシブル印刷配線基板およびその製造方法
JP2708821B2 (ja) 電気用積層板
JP3918269B2 (ja) 耐熱性低誘電率樹脂組成物とその製造方法、及びその耐熱性低誘電率樹脂組成物を用いた電子機器部品
JPH04356995A (ja) プリント配線板
EP0430476A1 (en) Improved silicone-polyimide material for electronic devices
KR950012751B1 (ko) 플렉시블 인쇄배선판용 기판
CN112840747A (zh) 热基板
KR20210155981A (ko) 인쇄회로기판 및 이의 제조 방법
JPH0582972A (ja) 多層配線板
JP2734912B2 (ja) 表面実装プリント配線板用銅張り積層板
KR960011161B1 (ko) 반도체 장치

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100924

Year of fee payment: 13

EXPY Expiration of term