KR910012992A - 그래픽 처리 장치 - Google Patents
그래픽 처리 장치 Download PDFInfo
- Publication number
- KR910012992A KR910012992A KR1019890020670A KR890020670A KR910012992A KR 910012992 A KR910012992 A KR 910012992A KR 1019890020670 A KR1019890020670 A KR 1019890020670A KR 890020670 A KR890020670 A KR 890020670A KR 910012992 A KR910012992 A KR 910012992A
- Authority
- KR
- South Korea
- Prior art keywords
- graphics
- control logic
- logic circuit
- bus
- internal bus
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T1/00—General purpose image data processing
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T1/00—General purpose image data processing
- G06T1/20—Processor architectures; Processor configuration, e.g. pipelining
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Image Processing (AREA)
- Controls And Circuits For Display Device (AREA)
- Computer And Data Communications (AREA)
Abstract
내용 없음.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 그래픽 처리장치가 적용되는 시스템 구성도.
제3도는 본 발명의 구성도.
Claims (1)
- 그래픽 기능을 수행하는 그래픽 프로세서(34), 상기 그래픽 프로세서(34)에 연결된 제 그래픽 콘트롤러 제어논리회로(36),호스트 CPU에 연결된 제2그래픽 콘트롤러 제어논리회로(35), 상기 그래픽 프로세서(34)에 연결된 제1내부 버스(37), 상기 제1, 제2 그래픽 콘트롤러 제어논리회로(35, 36)에 연결된 버스 제어 논리회로(38), 상기 제1내부버스(37)와 버스 제어 논리 회로(38)에 연결된 그래픽 콘트롤러(39), 상기 그래픽 콘트롤러(39)에 연결된 제2내부버스(41), 상기 제2내부버스(41)에 연결된 디스플레이 메모리(42)와 윈도우 메모리(44), 및 상기 제1그래픽 콘트롤러 제어 논리회로(36)와 그래픽 프로세서(34)에 연결된 이미지 버스(45)로 구성된 것을 특징으로 하는 그래픽 처리장치.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019890020670A KR930000995B1 (ko) | 1989-12-30 | 1989-12-30 | 그래픽 처리장치 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019890020670A KR930000995B1 (ko) | 1989-12-30 | 1989-12-30 | 그래픽 처리장치 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR910012992A true KR910012992A (ko) | 1991-08-08 |
| KR930000995B1 KR930000995B1 (ko) | 1993-02-12 |
Family
ID=19294716
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019890020670A KR930000995B1 (ko) | 1989-12-30 | 1989-12-30 | 그래픽 처리장치 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR930000995B1 (ko) |
-
1989
- 1989-12-30 KR KR1019890020670A patent/KR930000995B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR930000995B1 (ko) | 1993-02-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR880008228A (ko) | 표시장치 | |
| KR970705119A (ko) | 그레이 스케일 변조 데이타용의 외부 메모리를 액세스할 수 있는 디스플레이 콘트롤러(Display Controller Capable of Accessing an External Memory for Gray Scale Modulation Data) | |
| KR910008586A (ko) | 복수의 입출력 장치로부터의 인터럽트 요구에 대하여 우선권을 판정하여 인터럽트 벡터를 생성하는 인터럽트 콘트롤러를 구비한 프로그래머블 콘트롤러(programmable controller) | |
| KR910012992A (ko) | 그래픽 처리 장치 | |
| KR840007195A (ko) | 문자패턴의 발생방법 | |
| KR870002499A (ko) | C.r.t. 디스플레이장치 | |
| KR910010286A (ko) | 비디오 디스플레이 어뎁터 | |
| KR910012960A (ko) | 홀드 에크놀리지 신호 동기화회로 | |
| KR100351064B1 (ko) | 입출력어드레스확장기능을갖는컴퓨터시스템 | |
| KR940002723A (ko) | 다중 프로세서의 인터페이스 장치 | |
| KR910012951A (ko) | 다중처리기 시스템에서의 데이터 전송 방법 | |
| KR880011679A (ko) | Dma 억세스 중재 장치 | |
| KR850003599A (ko) | 데이타처리 시스템의 주기억 어드레스 제어시스템 | |
| KR910012927A (ko) | 효율적인 시스템 제어를 위한 슬롯 어드레스 | |
| KR910012929A (ko) | 특정어드레스의 복수용도 사용장치 | |
| KR940012151A (ko) | 어드레스 확장 장치 | |
| KR970012172A (ko) | 멀티 마이크로 프로세서용 버스제어(bus controller)장치 | |
| KR890007172A (ko) | 퍼스컴의 입출력 스캔장치 | |
| KR920006849A (ko) | 확장메모리의 주소지정시스템 | |
| KR940015912A (ko) | 선형 바이트시스템 모드에서의 그래픽 텍스트 액셀러레이터 | |
| KR930018386A (ko) | 슬레이브 보드 제어장치 | |
| KR860008511A (ko) | 이메지 화상처리 시스템 | |
| KR970049517A (ko) | 고속 중형컴퓨터에 있어서 isdn보드의 데이타 전달방법 | |
| KR910005176A (ko) | Rpu3보드의 다이내믹로컬버스 고정제어를 위한 하드웨어로직유니트 | |
| KR950020100A (ko) | 공유메모리를 사용한 운영체제 커널의 메세지 출력방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| G160 | Decision to publish patent application | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20020131 Year of fee payment: 10 |
|
| LAPS | Lapse due to unpaid annual fee |