KR910010642A - 반도체 장치에 도핑된 산화물층 형성 공정 - Google Patents
반도체 장치에 도핑된 산화물층 형성 공정 Download PDFInfo
- Publication number
- KR910010642A KR910010642A KR1019900019053A KR900019053A KR910010642A KR 910010642 A KR910010642 A KR 910010642A KR 1019900019053 A KR1019900019053 A KR 1019900019053A KR 900019053 A KR900019053 A KR 900019053A KR 910010642 A KR910010642 A KR 910010642A
- Authority
- KR
- South Korea
- Prior art keywords
- doped
- oxide layer
- silicon
- substrate
- forming
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims description 7
- 239000004065 semiconductor Substances 0.000 title claims 7
- 239000000758 substrate Substances 0.000 claims 10
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims 7
- 229910052814 silicon oxide Inorganic materials 0.000 claims 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims 6
- 229910052710 silicon Inorganic materials 0.000 claims 6
- 239000010703 silicon Substances 0.000 claims 6
- 238000000151 deposition Methods 0.000 claims 5
- 239000012535 impurity Substances 0.000 claims 4
- 230000003213 activating effect Effects 0.000 claims 1
- 230000008021 deposition Effects 0.000 claims 1
- 230000008020 evaporation Effects 0.000 claims 1
- 238000001704 evaporation Methods 0.000 claims 1
- 238000010438 heat treatment Methods 0.000 claims 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Formation Of Insulating Films (AREA)
Abstract
내용 없음
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도 내지 제3도는 본 발명의 한 실시예에 따른 공정 단계를 도시한 단면도
Claims (3)
- 반도체장차에 도핑된 산화물층을 형성하는 공정에 있어서, 회로 요소를 가진 반도체기판과 상기 기판에 형성된 전기적 절연 영역을 형성하는 단계와, 도핑된 상화물층을 상기 기판위에 놓이도록 형성하는 단계 및 비도핑된 산화물 캡을 상기 비도핑된 산화물캡이 상기 도핑된 산화물 층과 접촉하는 상기 도핑된 산화물 층위에 놓이도록 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 장치에 도핑된 산화물 층을 형성하는 공정
- 기판에 내부 -레벨 유전체 층을 형성하는 공정에 있어서, 다수의 반도체 기판을 CVD반응기에 배치하는 단계와 상기 기판을 가열하는 단계와 실리콘 산화가스를 흐르게 하는 단계와 B(CH3)3, PH3, B2H6및 P(OCH3)3또는 이들의 조합으로 구성된 그룹으로부터 선택된 실리콘 포함 가스를 유입하는 단계와 B(CH3)3, PH3,B2H6및 P(OCH3)3또는 이들의 조합으로 구성된 상기 그룹으로 부터 선택된 실리콘 불순물 가스를 유입하는단계와 도핑된 실리콘 산화물층을 상기 기판상에 침착시키는 단계와 상기실리콘 불순을 가스를 클리어링하는 단계및 비도핑된 실리콘 산화물층을 상기 도핑된 실리콘 산화물 층상에 침착시키는 단계을 포함하는 것을 특징으로 하는 반도체에 기판상에 내부-레벨 유전체 층을 형성하는 공정.
- 반도체 기판상에 플라즈마 침착 시스템에 의한 내부-레벨 유전체 층을 형성하는 공정에 있어서, 반도체기판을 PE CVD반응기 내에 시키는 단계와 N2O,O3.NO및 O2로 구성된 그룹으로부터 선택된 실리콘 산화가스를 흐르게하는 단계와 SiH4, Si2H6, Si(OC2H5)4, 및 SiH2CL2로 구성된 그룹으로부터 선택된 실리콘 포함가스를 유입하는 단계와 B(CH3)3, PH3,B2H6및 P(OCH3)3또는 이들의 조합으로 구성된 그룹으로부터 선택된 실리콘 불순물 가스를 유입하는 단계와 상기 가스를 RF에너지로 활성화시키는 단계와 도핑된 실리콘 산화물층을 상기 기판상에 침착시키는 단계와 상기 실리콘 불순물 가스를 클리어링 하는 단계 및 비도핑된 실리콘 산화물층을 상기 도핑된 실리콘 층상에 침착시키는 단계를 포함하는 것을 특징으로 하는 반도체 기판상에 플라즈마 침착 시스템에 의한 내부 -레벨 유전체 층을 형성하는 공정.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US44226789A | 1989-11-28 | 1989-11-28 | |
| US442,267 | 1989-11-28 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR910010642A true KR910010642A (ko) | 1991-06-29 |
Family
ID=23756168
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019900019053A KR910010642A (ko) | 1989-11-28 | 1990-11-23 | 반도체 장치에 도핑된 산화물층 형성 공정 |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JPH03177025A (ko) |
| KR (1) | KR910010642A (ko) |
-
1990
- 1990-11-23 KR KR1019900019053A patent/KR910010642A/ko not_active Application Discontinuation
- 1990-11-26 JP JP2318199A patent/JPH03177025A/ja active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| JPH03177025A (ja) | 1991-08-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR920001620A (ko) | 반도체장치 및 그의 제조방법 | |
| WO2002054495A3 (en) | Metal oxynitrides on monocrystalline substrates | |
| KR910013465A (ko) | 도전 재료의 선택적 형성방법 | |
| KR920008876A (ko) | Cvd실리콘 산화질화막의 제조방법 | |
| KR910010642A (ko) | 반도체 장치에 도핑된 산화물층 형성 공정 | |
| KR970067720A (ko) | 신뢰성있는 반도체 소자를 제조하기 위한 방법 | |
| KR930006831A (ko) | 접점 형성의 공정 | |
| KR980006236A (ko) | 반도체 장치 및 그의 형성방법 | |
| KR970063761A (ko) | 피막 제조 방법 | |
| KR970030452A (ko) | 산화막과 질화막으로 이루어진 충간절연막의 식각방법 | |
| KR950021102A (ko) | 반도체 소자의 금속배선 형성방법 | |
| KR970030668A (ko) | 반도체장치의 금속배선 형성 방법 | |
| KR960005797A (ko) | 반도체소자 배선 형성방법 | |
| KR960043049A (ko) | 반도체 소자의 절연막 형성방법 | |
| KR980005810A (ko) | 반도체 소자의 층간 절연막 형성 방법 | |
| KR970052975A (ko) | 반도체 소자의 층간 절연막 형성 방법 | |
| KR970052480A (ko) | 폴리사이드 구조의 게이트 형성방법 | |
| KR970003667A (ko) | 반도체 소자의 도전층 형성방법 | |
| KR970030820A (ko) | 반도체 장치의 배선층 형성방법 | |
| KR980005454A (ko) | 반도체 소자의 게이트 전극 형성 방법 | |
| KR940020505A (ko) | 피이씨브이디(pecvd)법에 의한 절연막 증착방법 | |
| KR980005808A (ko) | 반도체 소자의 층간 절연막 형성 방법 | |
| KR920001639A (ko) | 앤-모스 셀의 고집적 기억소자 제조방법 | |
| KR960002472A (ko) | 화학기상증착법에 의한 산화막 형성방법 | |
| KR960002490A (ko) | 절연막 화학기상증착 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Withdrawal due to no request for examination |