KR910007271A - 다이나믹램의 센스 증폭기용 래칭부 - Google Patents

다이나믹램의 센스 증폭기용 래칭부 Download PDF

Info

Publication number
KR910007271A
KR910007271A KR1019890012997A KR890012997A KR910007271A KR 910007271 A KR910007271 A KR 910007271A KR 1019890012997 A KR1019890012997 A KR 1019890012997A KR 890012997 A KR890012997 A KR 890012997A KR 910007271 A KR910007271 A KR 910007271A
Authority
KR
South Korea
Prior art keywords
terminal
mosfet
gate
control signal
node
Prior art date
Application number
KR1019890012997A
Other languages
English (en)
Other versions
KR920001075B1 (ko
Inventor
오종훈
Original Assignee
정몽헌
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 정몽헌, 현대전자산업 주식회사 filed Critical 정몽헌
Priority to KR1019890012997A priority Critical patent/KR920001075B1/ko
Priority to US07/578,895 priority patent/US5138577A/en
Priority to JP2238820A priority patent/JP2717596B2/ja
Publication of KR910007271A publication Critical patent/KR910007271A/ko
Application granted granted Critical
Publication of KR920001075B1 publication Critical patent/KR920001075B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4091—Sense or sense/refresh amplifiers, or associated sense circuitry, e.g. for coupled bit-line precharging, equalising or isolating
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)

Abstract

내용 없음.

Description

다이나믹램의 센스 증폭기용 래칭부
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2a도는 본 발명에 따른 다이나믹램의 센스 증폭기용 래칭부.
제2b도는 제2a도의 동작설명을 위한 전압파형도.
제3a도는 본 발명에 따른 일실시예도.
제3b도는 제3a도의 동작설명을 위한 전압파형도

Claims (4)

  1. 다이나믹램의 센스 증폭기용 래칭부에 있어서, 상기 래칭부(10)는, 한 단자는 센스 증폭기(3)의노드로부터 접속되고 다른 단자는 접지되며, 그의 게이트는 제어신호 øSE를 공급받도록 접속되는 MOSFET Q20와, 상호 직렬로 접속되되, MOSFET Q18의 한 단자는 상기노드에 접속되고, MOSFET Q19의 한 단자는 접지되는 MOSFET Q18 및 Q19와, 한 단자는노드에 접속되고, 다른 단자는 상기 MOSFET Q18의 게이트 단자에 접속되는 MOSFET Q15와, 한 단자는 상기 MOSFET Q18 및 Q19의 직렬 접속점에 접속되고, 다른 단자는 상기 MOSFET Q19의 게이트 단자에 접속되는 MOSFET Q17과, 한단자는 상기 MOSFET Q18 및 Q19의 직렬 접속점에 접속되고, 다른 단자는 비트선 공급전압 VBP을 공급 받으며, 그의 게이트 단자는 NOT 게이트 G1을 경유하여제어신호를 공급받는 MOSFET Q16과, 한 단자는 Vcc전원에 접속되고, 다른 단자는 상기 MOSFET Q18의 게이트 단자에 접속되며, 그의 게이트 단자는 상기 MOSFET Q15의 게이트 단자 및 상기 MOSFET Q17의 게이트 단자와 상호 접속된채로 제어 신호 øPDP를 공급받는 MOSFET Q12와, 한 단자는 Vcc전원에 접속되고, 그의 게이트 단자는 NOT 게이트 G2를 경유하여 제어신호 øSEO를 공급받는 MOSFET Q13과 한 단자는 접지되고 그의 게이트 단자는 제어신호를 공급받는 MOSFET Q14가 상호 직렬접속되되, 그의 직렬접속점은 MOSFET Q19의 게이트 단자에 접속되는 MOSFET Q13 및 Q14로 구성되어, 그로인하여, 상기 각각의 제어신호에 의해 상기 øS전위를 제어신호 øSE1의 활성화전까지의 시간동안(TSE) 미리 강하시키는 것을 특징으로 하는 다이나믹램의 센스 증폭기용 래칭부.
  2. 제1항에 있어서, 상기 MOSFET Q14,Q15,Q17,Q18,Q19 및 Q20은 NMOSFET인 것을 특징으로 하는 다이나믹램의 센스 증폭기용 래칭부.
  3. 제1항에 있어서, 상기 MOSFET Q12,Q13 및 Q16은 PMOSFET인 것을 특징으로 하는 다이나믹램의 센스 증폭기용 래칭부.
  4. 제1항에 있어서, 1/2 Vcc 비트선 충전시 상기노드전위가 소정 전위이하까지 강하하는 것을 방지 하기 위하여, 그의 입력단자는 상기 센스 증폭기(3)의노드에 접속된 채로 상기 제어신호 øPDP를 공급받아 그의 출력단자는 상기 래칭부(10)를 경우하여 상기노드에 궤환접속되는 슈미트 트리거회로(20)를 포함하는 것을 특징으로 하는 다이나믹램의 센스 증폭기용 래칭부.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019890012997A 1989-09-08 1989-09-08 다이나믹램의 센스 증폭기용 래칭부 KR920001075B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1019890012997A KR920001075B1 (ko) 1989-09-08 1989-09-08 다이나믹램의 센스 증폭기용 래칭부
US07/578,895 US5138577A (en) 1989-09-08 1990-09-06 Latching circuit for sense amplifier in a DRAM and DRAM utilizing the latching circuit
JP2238820A JP2717596B2 (ja) 1989-09-08 1990-09-08 センス増幅器用ラッチング回路およびそれを備えたダイナミックランダムアクセスメモリ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019890012997A KR920001075B1 (ko) 1989-09-08 1989-09-08 다이나믹램의 센스 증폭기용 래칭부

Publications (2)

Publication Number Publication Date
KR910007271A true KR910007271A (ko) 1991-04-30
KR920001075B1 KR920001075B1 (ko) 1992-02-01

Family

ID=19289742

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019890012997A KR920001075B1 (ko) 1989-09-08 1989-09-08 다이나믹램의 센스 증폭기용 래칭부

Country Status (3)

Country Link
US (1) US5138577A (ko)
JP (1) JP2717596B2 (ko)
KR (1) KR920001075B1 (ko)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5799186A (en) * 1990-12-20 1998-08-25 Eastman Kodak Company Method and apparatus for programming a peripheral processor with a serial output memory device
US5550782A (en) * 1991-09-03 1996-08-27 Altera Corporation Programmable logic array integrated circuits
US5291444A (en) * 1991-12-23 1994-03-01 Texas Instruments Incorporated Combination DRAM and SRAM memory array
EP0726578A1 (en) * 1995-02-09 1996-08-14 International Business Machines Corporation Multiple reference sense amplifier
KR0179793B1 (ko) * 1995-12-28 1999-04-15 문정환 반도체 메모리의 센스 앰프 출력 제어 회로
US5784329A (en) * 1997-01-13 1998-07-21 Mitsubishi Semiconductor America, Inc. Latched DRAM write bus for quickly clearing DRAM array with minimum power usage
US6467017B1 (en) 1998-06-23 2002-10-15 Altera Corporation Programmable logic device having embedded dual-port random access memory configurable as single-port memory
US7111110B1 (en) 2002-12-10 2006-09-19 Altera Corporation Versatile RAM for programmable logic device
US7499344B2 (en) * 2006-01-05 2009-03-03 Infineon Technologies Ag Integrated circuit memory having a read circuit

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61117792A (ja) * 1984-08-02 1986-06-05 テキサス　インスツルメンツ　インコ−ポレイテツド 半導体メモリデバイスの感知増幅器
US4694205A (en) * 1985-06-03 1987-09-15 Advanced Micro Devices, Inc. Midpoint sense amplification scheme for a CMOS DRAM
US5003513A (en) * 1990-04-23 1991-03-26 Motorola, Inc. Latching input buffer for an ATD memory

Also Published As

Publication number Publication date
KR920001075B1 (ko) 1992-02-01
JPH03183096A (ja) 1991-08-09
JP2717596B2 (ja) 1998-02-18
US5138577A (en) 1992-08-11

Similar Documents

Publication Publication Date Title
KR940010513A (ko) 승압 신호를 클램프하는 회로및 방법
EP0434090A1 (en) C-MOS differential sense amplifier
KR880010423A (ko) 반도체 기억장치
KR910007271A (ko) 다이나믹램의 센스 증폭기용 래칭부
KR910003665A (ko) 반도체 기억 회로
KR910008953A (ko) 캐패시턴스 디바이스 구동용 cmos 집적 회로
KR920022293A (ko) 비정기적인 리프레쉬 동작을 실행하는 반도체 메모리 장치
KR910010271A (ko) 파워 전원공급시 체인 프리챠아지 회로
KR910010868A (ko) 전력 fet용 적응 게이트 충전 회로
KR910020731A (ko) 반도체장치 및 그 번인방법
KR880008336A (ko) 반도체 집적회로 장치
KR920003311A (ko) 메모리 장치
KR900000906A (ko) 메모리장치의 센스 앰프 분할 제어회로
KR880002318A (ko) 리카버리 타임을 단축 개선한 차동 증폭기 회로
KR900004098A (ko) 이득 제어 증폭회로
KR970705236A (ko) 논리신호 선택회로(logic signal selection circuit)
KR900001127A (ko) 클램프회로
EP0722221A3 (en) Current switching circuit operable at high speed without externally supplied reference bias
KR920017375A (ko) 디지틀 제어 캐소우드 클램프 회로
KR960009416A (ko) 출력 버퍼 공급 회로에 따른 반도체 메모리 구성을 위한 장치 및 방법
KR980005006A (ko) Vcc 검출수단을 이용한 비트라인 전압 보상회로
KR910007249A (ko) 다이나믹램의 센스증폭기
KR880013373A (ko) 샘플 홀드 회로
KR900000902A (ko) 다이나믹 ram
ES416874A1 (es) Una disposicion de circuito integrador.

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090121

Year of fee payment: 18

EXPY Expiration of term