JP2717596B2 - センス増幅器用ラッチング回路およびそれを備えたダイナミックランダムアクセスメモリ - Google Patents

センス増幅器用ラッチング回路およびそれを備えたダイナミックランダムアクセスメモリ

Info

Publication number
JP2717596B2
JP2717596B2 JP2238820A JP23882090A JP2717596B2 JP 2717596 B2 JP2717596 B2 JP 2717596B2 JP 2238820 A JP2238820 A JP 2238820A JP 23882090 A JP23882090 A JP 23882090A JP 2717596 B2 JP2717596 B2 JP 2717596B2
Authority
JP
Japan
Prior art keywords
mosfet
terminal
connection point
node
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2238820A
Other languages
English (en)
Other versions
JPH03183096A (ja
Inventor
鍾勲 呉
Original Assignee
現代電子産業株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 現代電子産業株式会社 filed Critical 現代電子産業株式会社
Publication of JPH03183096A publication Critical patent/JPH03183096A/ja
Application granted granted Critical
Publication of JP2717596B2 publication Critical patent/JP2717596B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4091—Sense or sense/refresh amplifiers, or associated sense circuitry, e.g. for coupled bit-line precharging, equalising or isolating
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、ダイナミックランダムアクセスメモリ（以
下、ダイナミックラムと称す）のセンス増幅器用ラッチ
ング回路およびこれを利用したダイナミックラムに関す
るものであり、特に、動作されるラッチング回路に供給
されるラッチング用コントロール信号の活性化前に、ラ
ッチング回路のラッチングポイントの電位レベルをフロ
ーティング初期段階でビット線電位より低い電位レベル
に予め降下させておき、ラッチング回路に供給されるラ
ッチング用コントロール信号の活性化直後にビット線感
知動作を始めるようにした、ダイナミックラムのセンス
増幅器用ラッチング回路およびこれを利用したダイナミ
ックラムに関するものである。
［従来の技術および発明が解決しようとする課題］ 一般的に、ダイナミックラムでメモリセルに貯蔵され
た情報をセンシングするためには、まずビット線充電電
圧で充電された０および１−ビット線をビット線充電電
圧源から分離させる。
その後、センス増幅器用のラッチング回路のラッチン
グポイントの電位レベルをビット線充電電位から接地電
位レベルに降下させ、メモリセルに貯蔵された情報がセ
ンスされる。
ところで、従来のダイナミックラムのセンス増幅器用
ラッチング回路では、ラッチング用コントロール信号が
十分に活性化されるまでラッチングポイントの電位はビ
ット線充電電位に保たれたままであり、ラッチング用コ
ントロール信号が活性化された後にラッチングポイント
の電位を接地電位レベルに降下させていたため、センス
能力が低く、センス動作に要する時間の短縮は図られて
いなかった。
一方、ラッチング用コントロール信号の活性化前にラ
ッチングポイントの電位を予め降下させておこうとする
と、メモリセルからの信号電圧の読出の前にラッチング
ポイントの電位が下がりすぎて誤ったセンス動作を起こ
すおそれがある。
したがって、この発明は上述のような問題点を解消し
て、安定した高度のセンス動作を実現させたセンス増幅
器用ラッチング回路およびこれを利用したダイナミック
ラムを提供することを目的とする。
［課題を解決するための手段］ 本発明によるダイナミックラムのセンス増幅器用ラッ
チング回路によると、 ビット線充電電圧VBPを供給するためのビット線充電
電圧源４と、 対応する０および１−ビット線B0,B1を等電位にする
ための等価回路５と、 対応する０および１−ビット線B0,B1に多数のメモリ
が配列されているメモリセルアレイ装置１と、 前記メモリセルアレイ装置１の０−ビット線B0に接続
された、／φＳノードを有するＮチャネルセンス増幅ユ
ニット3A、および前記メモリアレイ装置１の１−ビット
線B1に接続された、φＲノードを有するＰチャネルセン
ス増幅ユニット3Bを含み、かつ前記メモリセルアレイ装
置１内の選択されたメモリセルの情報をセンシングする
ためのセンス増幅器３と、 前記φＲノードおよび供給電源VCC端子の間に接続さ
れ、そのゲート端子に供給されるラッチング用コントロ
ール信号φSPによってオンまたはオフされるMOSFET Q10
と、 前記／φＳノードおよびφＲノードの間に、および前
記ビット線充電電圧源４および前記φＲノードの間に、
それぞれ接続され、かつ各々のゲート端子に供給される
ビット線充電用コントロール信号φBPによってオンまた
はオフされるMOSFET Q12およびMOSFET Q5と、 前記／φＳノードに接続され、センス動作時に前記／
φＳノードの電位レベルを接地電位レベルに降下させる
ためのセンス増幅器用ラッチング回路10とを備えるダイ
ナミックランダムアクセスメモリにおいて、 前記センス増幅器用ラッチング回路10は、前記ラッチ
ング回路10の動作直前に、前記／φＳノードの電位レベ
ルを予めビット線充電電位レベルよりも低いレベルに順
次降下させておくように動作し、 前記センス増幅器用ラッチング回路10は、 そのドレイン端子が接続点P1を通じて前記Ｎチャンネ
ルセンス増幅ユニット3Aの／φＳノードに接続され、そ
のソース端子が接地され、そのゲートにはラッチング用
コントロール信号φSE1が供給され、この信号によって
オンまたはオフされるMOSFET Q20と、 そのドレイン端子が前記接続点P1および接続点P2を経
由して前記／φＳノードに接続され、そのソース端子が
接続点P4に接続され、かつゲート端子を有するMOSFET Q
18と、 そのドレイン端子が接続点P4を通じて前記MOSFET Q18
のソース端子に接続されて前記MOSFET Q18と互いに直列
接続を形成し、そのソース端子が接地され、かつゲート
端子を有するMOSFET Q19と、 そのドレイン端子が前記接続点P1およびP2を通じて／
φＳノードに接続され、そのソース端子が接続点P3を通
じてMOSFET Q18のゲート端子に接続され、かつゲート端
子を有するMOSFET Q15と、 そのドレイン端子が接続点P5を通じて前記MOSFET Q18
およびQ19の直接接続点P4に接続され、そのソース端子
が接続点P6を通じて前記MOSFET Q19のゲート端子に接続
され、そのゲート端子が接続点P8を通じて前記MOSFET Q
15のゲート端子に接続されるMOSFET Q17と、 そのソース端子が前記接続点P5を通じて前記MOSFET Q
18およびQ19の直列接続点P4に接続され、そのドレイン
端子がビット線充電電圧源４に接続され、そのゲート端
子にはNOTゲートG1を経由してラッチング用コントロー
ル信号／φPDPE2が供給され、この信号によりオンまた
はオフされるMOSFET Q16と、 ドレイン端子が供給電源VCC端子に接続され、そのソ
ース端子が前記接続点P3を通じて前記MOSFET Q15のソー
ス端子およびMOSFET Q18のゲート端子にそれぞれ接続さ
れ、そのゲート端子が前記MOSFET Q15のゲート端子およ
び前記MOSFET Q17のゲート端子の間の接続点P8に接続さ
れた接続点P9に接続され、そのゲートを通じて供給され
るラッチング用コントロール信号φPDPによりオンまた
はオフされるMOSFET Q21と、 そのドレイン端子が供給電源VCC端子に接続され、そ
のゲート端子にはNOTゲートG2を経由してラッチング用
コントロール信号φSE0が供給され、そのソース端子が
前記MOSFET Q17のソースおよびMOSFET Q19のゲート端子
の間の接続点P6に接続された接続点P7に接続され、ラッ
チング用コントロール信号φSE0によってオンまたはオ
フされるMOSFET Q13と、 そのソース端子が接地され、そのゲート端子にはラッ
チング用コントロール信号／φPDPE1が供給され、その
ドレイン端子が前記接続点P7を通じて前記MOSFET Q13の
ソース端子に接続されて前記MOSFET Q13と相互に直列接
続を形成し、前記ラッチング用コントロール信号／φPD
PE1によってオンまたはオフされるMOSFET Q14とを備え
ることを特徴とする。
本発明によるダイナミックラムのセンス増幅器用ラッ
チング回路10は、前記センス増幅器用ラッチング回路に
結合されたシュミットトリガ回路20を含み、このシュミ
ットトリガ回路は、その入力端子が前記センス増幅器３
のＮチャネルセンス増幅ユニット3Aの／φＳノードに接
続され、その出力端子はその出力信号／φDSを前記MOSF
ET Q14のゲート端子に供給するように接続され、前記シ
ュミットトリガ回路自体にラッチング用コントロール信
号φPDPが供給されるように制御端子が接続点P9を通じ
て前記MOSFET Q21のゲート端子に接続される。
本発明によるセンス増幅器用ラッチング回路を備えた
ダイナミックラムによると、 ビット線充電電圧VBPを供給するためのビット線充電
電圧源４と、 対応する０および１−ビット線B0,B1を等電位にする
ための等価回路５と、 対応する０および１−ビット線B0,B1に多数のメモリ
セルが配列されているメモリセルアレイ装置１と、 前記メモリセルアレイ装置１の０−ビット線B0に接続
された、／φＳノードを有するＭチャネルセンス増幅ユ
ニット3Aおよび前記メモリセルアレイ装置１の１−ビッ
トB1に接続された、φＲノードを有するＰチャネルセン
ス増幅ユニット3Bを含み、かつ前記メモリセルアレイ装
置１内の選択されたメモリセルの情報をセンシングする
ためのセンス増幅器３と、 前記φＲノードおよび供給電源VCC端子間に接続さ
れ、そのゲート端子に供給されるラッチング用コントロ
ール信号φSPによってオンまたはオフされるMOSFET Q10
と、 前記／φＳノードおよび前記φＲノードの間に、およ
び前記ビット線充電電圧源４および前記φＲノードの間
に接続され、かつ各々のゲート端子に供給されるビット
線充電用コントロール信号φBPによってオンまたはオフ
されるMOSFET Q12およびQ5と、 前記／φＳノードに接続され、前記／φＳノードの電
位レベルを予めビット線充電電位レベルよのも低い電位
レベルから順次接地電位レベルまで降下させるためのセ
ンス増幅器用ラッチング手段10を備えることを特徴とす
る。
［実施例］ 以下、添付の図面を参照して、本発明を詳細に説明す
ることにする。
第1A図は、従来のダイナミックラム100の構成図で、
次のとおり構成されている。ここで、下記に記述される
N-MOSFETおよびP-MOSFETは、それぞれ、Ｎチャネルおよ
びＰチャネルMOSFETを示す。また、本発明の説明のため
に第1B図、第2B図および第3B図のタイミング図に示され
たすべてのコントロール信号、すなわちビット線充電用
コントロール信号φBP、および多数のラッチング用コン
トロール信号φSE、φSE0、φSE1、φPDP、／φPDPE1、
／φPDPE2は、図示しない制御信号供給源から、各々の
タイミング図に示されたような時間間隔をもって供給さ
れる。このようなタイミングのコントロール信号を発生
することは当業者にとって容易であるので、本発明の説
明を簡略化するために、このような公知の制御信号供給
源の詳細な構成の説明は省略する。
まず、０および１−ビット線B0およびB1、ならびに／
φＳノードおよびφＲノードに一定のビット線充電電圧
VBPを供給するためのビット線充電電圧源４は、そのT1
およびT2端子を介して等価回路５に接続される。等価回
路５は、対応するN-MOSFET Q1およびQ2をそれぞれ経由
して、対応する０および１−ビット線B0およびB1を介し
てメモリセルアレイ装置１に接続される。
この等価回路５のN-MOSFET Q1およびQ2のソース端子
間には、N-MOSFET Q3のドレインおよびソース端子がそ
れぞれ接続され、それらすべてのMOSFET Q1,Q2およびQ3
のゲート端子は相互接続されて、そこにビット線充電用
接続信号φBPが供給される。したがって、等価回路５
は、ビット線充電用接続信号φBPによって、対応する０
および１−ビット線B0およびB1の電位レベルを等電位レ
ベルにする。
メモリセルアレイ装置１の０−ビット線B0は、N-MOSF
ET Q6およびQ7が交差接続されたＮチャネルセンス増幅
ユニット3AのV1ノード、およびP-MOSFET Q8およびQ9が
交差接続されたＰチャネルセンス増幅ユニット3BのN4ノ
ードに、それぞれ接続される。Ｎチャネルセンス増幅ユ
ニット3AおよびＰチャネルセンス増幅ユニット3Bは全体
としてセンス増幅器３を構成する。
Ｎチャネルセンス増幅ユニット3Aにおいては、メモリ
セルアレイ装置１からの０−ビット線B0と接続されたN-
MOSFET Q6のドレイン端子がノードV1を通じてさらにN-M
OSFET Q7のゲート端子に接続される。またN-MOSFET Q6
のゲート端子およびソース端子は、それぞれ、ノードN3
を通じてN-MOSFET Q7のドレイン端子に、およびN1ノー
ドおよび／φＳノードを通じてN-MOSFET Q7のソース端
子に接続される。
Ｐチャネルセンス増幅ユニット3Bにおいては、メモリ
セルアレイ装置１からの０−ビット線B0と接続されたP-
MOSFET Q8のドレイン端子がN4ノードを通じてさらにP-M
OSFET Q9のゲート端子に接続される。P-MOSFET Q8のゲ
ート端子およびソース端子は、それぞれ、P-MOSFET Q9
のドレイン端子に、およびN2ノードおよびφＲノードを
通じてP-MOSFET Q9のソース端子に接続される。
メモリセルアレイ装置１の１−ビット線B1は、P-MOSF
ET Q8およびQ9が交差接続されたＰチャネルセンス増幅
ユニット3BのV2ノード、およびN-MOSFET Q6およびQ7が
交差接続されたＰチャネルセンス増幅ユニット3BのN3ノ
ードに、それぞれ接続される。
センス増幅器３のＮチャネルセンス増幅ユニット3Aと
Ｐチャネルセンス増幅ユニット3Bとの間には、Ｎチャネ
ルセンス増幅ユニット3AのN-MOSFET Q6のソース端子に
形成されたN1ノードと、Ｐチャネルセンス増幅ユニット
3BのP-MOSFET Q8のソース端子に形成されたN2ノードと
を結合するN-MOSFET Q12が設けられている。
センス増幅器３内のN1ノードおよびN2ノードは、それ
ぞれ、ビット線充電電圧VBPが供給されるようにN-MOSFE
T Q4およびQ5を経由してビツト線充電電圧源４に接続さ
れる。また、センス増幅器３のＮチャネルセンス増幅器
ユニット3AのN1ノードは、N-MOSFET Q7のソース端子に
形成された／φＳノードを介してラッチング部２のN-MO
SFET Q11を経由して接地され、Ｐチャネルセンス増幅ユ
ニット3BのN2ノードは、P-MOSFET Q9のソース端子に形
成されたφＲノードを介してP-MOSFET Q10を経由して供
給電源VCCに接続される。
ラッチング部２のN-MOSFET Q11のゲート端子には、ラ
ッチング用コントロール信号φSEが供給され、P-MOSFET
Q10のゲート端子には、ラッチング用コントロール信号
φSPが供給される。したがって、N-MOSFET Q11およびP-
MOSFET Q10は、それぞれのゲート端子に印加されるラッ
チング用コントロール信号φSEおよびφSPによって、そ
れぞれオンまたはオフされる。
また、N-MOSFET Q1,Q2,Q3,Q4,Q5およびQ12のゲート端
子は互いに接続されてビット線充電用コントロール信号
φBPを受けるように接続されており、このためこれらの
MOSFETのゲート端子に印加されるビット線充電用コント
ロール信号φBPによって、それぞれオンまたはオフされ
る。
ビット線充電電圧源４は、N-MOSFET Q1,Q2,Q3,Q4,Q5
およびQ12の各ゲート端子に供給されるビット線充電用
コントロール信号φBPがハイレベルになることにより、
０および１ビット線B0およびB1、ならびに／φＳノード
およびφＲノードのレベルを、ビット線充電電位レベル
VBPにする。
その後、ワード線（図示せず）選択信号によってメモ
リセルアレイ装置１内の多数のメモリセル（図示せず）
の中の１つのメモリセルが選択されると、この選択され
たメモリセルに貯蔵された情報内容が０および１−ビッ
ト線B0,B1を介してセンス増幅器３のV1およびV2ノード
に達することになる。
たとえば、V2ノードの電位がV1ノードの電位よりＶだ
け高いと仮定すると、N-MOSFET Q6がオンされ、ラッチ
ング回路２のN-MOSFET Q11のゲート端子に印加されるラ
ッチング用コントロール信号φSEが“高（ハイ）”レベ
ルの場合、V1ノードの電位レベルは接地電位レベルにな
る。それと同時に、P-MOSFET Q9がオンされ、P-MOSFET
Q10のゲート端子に印加されるラッチング用コントロー
ル信号がφSPか“低（ロー）”レベルの場合、V2ノード
の電位は供給電源VCC電位レベルになる。したがって、
センス増幅器３は、“1"と“0"とをセンスすることがで
きる。
一方、上述のラッチング用コントロール信号φSEによ
る／φＳノードの電位変化を考察すると以下のとおりで
ある。
第1B図において、T1時間以前には上述の／φＳノード
が論理“ハイ”レベル状態を維持する。その後、ラッチ
ング用コントロール信号φSEがT2時間以後に論理“ハ
イ”レベル状態に遷移されると、上記／φＳノードは徐
々に“0"Vに降下され、メモリセルアレイ装置10の０−
ビット線B0が“0"Vになる。したがって、第１図の構成
によると、既に述べたようにφSEが活性化してからセン
ス動作が開始されるため、センス増幅器３のセンス時間
が長いという問題点がある。
したがって、本発明は、第1B図の期間T1からT2の間
に、／φＳノードの電位レベルをビット線充電電位レベ
ルよりも低い電位に予め降下させた後、T2時間以後に／
φＳノードの電位を接地電位レベルまでさらに降下させ
るように構成したものである。
第2A図は、本発明によるダイナミックラムのセンス増
幅器用ラッチング回路10を示す回路図であり、このラッ
チング回路10は、第1A図における、／φＳノードに接続
されたラッチング回路２の代わりに、／φＳノードに接
続されるものとする。したがって、このラッチング回路
10の構成について、以下に第1A図および第2B図を参照し
て説明する。
本発明によるラッチング回路10の構成は次のとおりで
ある。N-MOSFET Q20は、そのゲート端子に印加されるコ
ントロール信号φSE1によりオンまたはオフされ、その
ドレイン端子は接続点P1を介して第1A図のセンス増幅器
３のＮチャネルセンス増幅ユニット3Aの／φＳノードに
接続され、そのソース端子は接地される。一方、／φＳ
ノードは接続点P2を介して、直列接続点P4によってそれ
ぞれのソースおよびドレイン端子が互いに接続されてい
るN-MOSFET Q18およびQ19を経由して接地される。
またN-MOSFET Q18のゲート端子は、ソース端子が接続
点P3に接続されているN-MOSFET Q15および接続点P2,P1
を経由して／φＳノードに帰還接続される。そして、N-
MOSFET Q19のゲート端子は接続点P6を介して、ドレイン
端子が供給電源VCC端子に接続されたP-MOSFET Q13のソ
ース端子と、ソース端子が接地されているN-MOSFET Q14
のドレイン端子との直列接続点P7に接続される。
そして、N-MOSFET Q17は、上記N-MOSFET Q19のゲート
端子からの接続点P6と、N-MOSFET Q18およびQ19の間の
直列接続点P4に接続された接続点P5との間に接続され
る。そして、P-MOSFET Q17のゲート端子は、ラッチング
用コントロール信号φPDPが供給されるように、接続点P
8およびP9を介してN-MOSFET Q15のゲート端子とP-MOSFE
T Q21のゲート端子とに接続される。
また、上記N-MOSFET Q18,Q19およびQ17の共通接続点P
5にはP-MOSFET Q16のソース端子が接続される。
P-MOSFET Q16のゲート端子には、NOT論理ゲートG1を
経由してラッチング用コントロール信号／φPDPE2が供
給され、それによってビット線充電電圧VBPがそのドレ
イン端子に供給される。
一方、コントロール信号φPDPが“ロー”レベルのと
き、P-MOSFET Q21はオンし、上記コントロール信号が
“ハイ”レベルのとき、N-MOSFET Q15およびQ17はオン
する。ラッチング用コントロール信号φSE0はNOT論理ゲ
ートG2を経由してP-MOSFET Q13のゲート端子に供給さ
れ、ラッチング用コントロール信号／φPDPE1はN-MOSFE
T Q14のゲート端子に供給される。したがって、それら
ゲート端子に印加されるそれぞれのラッチング用コント
ロール信号φSE0および／φPDPE1により、P-MOSFET Q13
およびN-MOSFET Q14がオンまたはオフされる。
一方、上述の構成による回路の動作を考察すると以下
のとおりである。第2B図において、T1時間以前にはP-MO
SFET Q21およびQ16、ならびにN-MOSFET Q18がオンさ
れ、／φＳノードの電位は第1B図と同じくビット線充電
電位VBP（＝VCC/2）になる。また、T1からT2の期間、す
なわちTSE期間において、P-MOSFET Q13およびQ14がオフ
となり、N-MOSFET Q15およびQ17がオンとなると、N-MOS
FET Q18およびQ19は各々ダイオードとして動作し、上記
／φＳノード電位はN-MOSFET Q18およびQ19が有するし
きい値電圧の和（UBPI）まで降下する。
T2からT3の期間において、N-MOSFET Q15およびQ17が
オフされ、P-MOSFET Q21およびQ13がオンされると、N-M
OSFET Q18およびQ19はオンされ、／φＳノードの電位レ
ベルは上記TSB区間での電位VBP1からVBP2まで降下され
る。その後、T3からT4の期間でラッチング用コントロー
ル信号φSE1が供給電源VCCレベルになると、N-MOSFET Q
20がオンし、／φＳノード電位レベルは“0"Vに降下さ
れさる。この結果、センス動作が完了されることにな
る。
ここで、上述の第１の時間T1は／φＳノード電位レベ
ルがビット線充電電圧の電位レベルから下降を始める時
間であり、第２の時間T2は／φＳノード電位レベルがN-
MOSFET Q18およびQ19が有するしきい値電圧の和まで下
降する時間であり、上述の第３の時間T3は／φＳノード
電位レベルが接地レベル直前まで最終的に下降する時間
であり、第４の時間T4は／φＳノード電位レベルが接地
レベルを保持する時間である。
第3A図は、本発明によるさらなる実施例を示すブロッ
ク図であり、第3B図を参照してその動作を説明する。
本実施例は、上述のT2時間以前に／φＳノードの電位
レベルから、０−ビット線B0に充電された電圧（たとえ
ば、VBP＝VCC/2）から、センス増幅器３のＮチャネルセ
ンス増幅ユニット3AのN-MOSFET Q6が有するしきい値電
圧を超えて降下され、それによってメモリセルアレイ装
置１の選択されたメモリセルからの信号電圧が０−ビッ
ト線B0に伝達される前にセンス増幅器３が予めセンス動
作を行なってしまうという誤動作を防止するためであ
る。
まず、その構成について説明する。この実施例は、第
１図のセンス増幅器３の／φＳノードに入力端子が接続
され、その出力端子がラッチング回路10を経由して／φ
Ｓノードに再び帰還接続されるシュミットトリガ回路20
で構成される。一方、このシュミットトリガ回路20の制
御端子は、ラッチング用コントロール信号φPDPが供給
されるように、第2A図の接続点P9を通じてP-MOSFET Q21
のゲート端子に接続される。
その動作を第2A図、第3A図および第3B図を参照して説
明する。シュミットトリガ回路20により、センス増幅器
３のN-MOSFET Q6が有するしきい値電圧だけ降下した／
φＳノードの電位レベルが検出されると、シュミットト
リガ回路20の出力／φDSは第3B図のDAE区間で論理“ハ
イ”信号となり、この信号は第2A図のラッチング回路10
のN-MOSFET Q14のゲート端子に印加される。
したがって、N-MOSFET Q14がオンになると、N-MOSFET
Q19はオフされ、第3B図のTAE期間で／φＳ電位はそれ
以上降下されない。この期間より以後にはコントロール
信号φSE0が“ハイ”レベルになり、／φDSが“ロー”
レベルになり、N-MOSFET Q19はオンになる。
したがって、センス増幅器３が所望のセンス動作を実
行し、前述のようなセンス増幅器３の誤動作を防止する
ことができる。
［発明の効果］ 以上のように、本発明によると、従来センス増幅器の
センス動作の開始後にラッチングポイントの／φＳノー
ド電位レベルをビット線充電電位VBPからしきい値電圧
レベルまで降下させるのに要していた時間を省略するこ
とができるので、非常に速いビット線感知動作を実行す
ることができ、センス増幅器の感知能力を向上させるこ
とができるという有利な効果を奏する。
【図面の簡単な説明】
第1A図は、従来のダイナミックラムの構成を示す回路図
である。 第1B図は、第1A図の動作を説明する電圧波形図である。 第2A図は、本発明によるダイナミックラムのセンス増幅
器用ラッチング回路を示す回路図である。 第2B図は、第2A図のダイナミックラムのセンス増幅器用
ラッチング回路の動作を説明する電圧波形図である。 第3A図は、この発明によるさらなる実施例を示すブロッ
ク図である。 第3B図は、第3A図のさらなる実施例の動作を説明する電
圧波形図である。 図において、１はメモリセルアレイ装置、2,10はラッチ
ング回路、３はセンス増幅器、20はシュミットトリガ回
路、100はダイナミックラムを示す。

Claims (7)

    (57)【特許請求の範囲】
  1. 【請求項１】ビット線充電電圧（VBP）を供給するため
    のビット線充電電圧源（４）と、 対応する０および１−ビット線（B0,B1）を等電位する
    ための等価回路（５）と、 対応する０および１−ビット線（B0,B1）に多数のメモ
    リが配列されているメモリセルアレイ装置（１）と、 前記メモリセルアレイ装置（１）の０−ビット線（B0）
    に接続された、／φＳノードを有するＮチャネルセンス
    増幅ユニット（3A）、および前記メモリアレイ装置
    （１）の１−ビット線（B1）に接続された、φＲノード
    を有するＰチャネルセンス増幅ユニット（3B）を含み、
    かつ前記メモリセルアレイ装置（１）内の選択されたメ
    モリセルの情報をセンシングするためのセンス増幅器
    （３）と、 前記φＲノードおよび供給電源（VCC）端子の間に接続
    され、そのゲート端子に供給されるラッチング用コント
    ロール信号（φSP）によってオンまたはオフされるMOSF
    ET（Q10）と、 前記／φＳノードおよび前記φＲノードの間に、および
    前記ビット線充電電圧源（４）および前記φＲノードの
    間に、それぞれ接続され、かつ各々のゲート端子に供給
    されるビット線充電用コントロール信号（φBP）によっ
    てオンまたはオフされるMOSFET（Q12）およびMOSFET（Q
    5）と、 前記／φＳノードに接続され、センス動作時に前記／φ
    Ｓノードの電位レベルを接地電位レベルに降下させるた
    めのセンス増幅器用ラッチング回路（10）とを備えるダ
    イナミックランダムアクセスメモリにおいて、 前記センサ増幅器用ラッチング回路（10）は、前記ラッ
    チング回路（10）の動作直前に、前記／φＳノードの電
    位レベルを予めビット線充電電位レベルよりも低いレベ
    ルに順次降下させておくように動作し、 前記センス増幅器用ラッチング回路（10）は、 そのドレイン端子が接続点（P1）を通じて前記Ｎチャン
    ネルセンス増幅ユニット（3A）の／φＳノードに接続さ
    れ、そのソース端子が接地され、そのゲートにはラッチ
    ング用コントロール信号（φSE1）が供給され、この信
    号によってオンまたはオフされるMOSFET（Q20）と、 そのドレイン端子が前記接続点（P1）および接続点（P
    2）を経由して前記／φＳノードに接続され、そのソー
    ス端子が接続点（P4）に接続され、かつゲート端子を有
    するMOSFET（Q18）と、 そのドレイン端子が前記接続点（P4）を通じて前記MOSF
    ET（Q18）のソース端子に接続されて前記MOSFET（Q18）
    と互いに直列接続を形成し、そのソース端子が接地さ
    れ、かつゲート端子を有するMOSFET（Q19）と、 そのドレイン端子が前記接続点（P1）および（P2）を通
    じて／φＳノードに接続され、そのソース端子が接続点
    （P3）を通じて前記MOSFET（Q18）のゲート端子に接続
    され、かつゲート端子を有するMOSFET（Q15）と、 そのドレイン端子が接続点（P5）を通じて前記MOSFET
    （Q18）および（Q19）の直列接続点（P4）に接続され、
    そのソース端子が接続点（P6）を通じて前記MOSFET（Q1
    9）のゲート端子に接続され、そのゲート端子が接続点
    （P8）を通じて前記MOSFET（Q15）のゲート端子に接続
    されるMOSFET（Q17）と、 そのソース端子が前記接続点（P5）を通じて前記MOSFET
    （Q18）および（Q19）の直列接続点（P4）に接続され、
    そのドレイン端子がビット線充電電圧源（４）に接続さ
    れ、そのゲート端子にはNOTゲート（G1）を経由してラ
    ッチング用コントロール信号（／φPDPE2）が供給さ
    れ、この信号によりオンまたはオフされるMOSFET（Q1
    6）と、 ドレイン端子が供給電源（VCC）端子に接続され、その
    ソース端子が前記接続点（P3）を通じて前記MOSFET（Q1
    5）のソース端子およびMOSFET（Q18）のゲート端子にそ
    れぞれ接続され、そのゲート端子が前記MOSFET（Q15）
    のゲート端子および前記MOSFET（Q17）のゲート端子の
    間の接続点（P8）に接続された接続点（P9）に接続さ
    れ、そのゲートを通じて供給されるラッチング用コント
    ロール信号（φPDP）によりオンまたはオフされるMOSFE
    T（Q21）と、 そのドレイン端子が供給電源（VCC）端子に接続され、
    そのゲート端子にはNOTゲート（G2）を経由してラッチ
    ング用コントロール信号（φSE0）が供給され、そのソ
    ース端子が前記MOSFET（Q17）のソースおよびMOSFET（Q
    19）のゲート端子の間の接続点（P6）に接続された接続
    点（P7）に接続され、ラッチング用コントロール信号
    （φSE0）によってオンまたはオフされるMOSFET（Q13）
    と、 そのソース端子が接地され、そのゲート端子にはラッチ
    ング用コントロール信号（／φPDPE1）が供給され、そ
    のドレイン端子が前記接続点（P7）を通じて前記MOSFET
    （Q13）のソース端子に接続されて前記MOSFET（Q13）と
    相互に直列接続を形成し、前記ラッチング用コントロー
    ル信号（／φPDPE1）によってオンまたはオフされるMOS
    FET（Q14）とを備えることを特徴とする、ダイナミック
    ランダムアクセスメモリのセンス増幅器用ラッチング回
    路。
  2. 【請求項２】前記MOSFET（Q5,Q12,Q14,Q15,Q17,Q18,Q19
    およびQ20）は、ＮチャネルMOSFETであることを特徴と
    する、請求項１に記載のダイナミックランダムアクセス
    メモリのセンス増幅器用ラッチング回路。
  3. 【請求項３】前記MOSFET（Q10,Q13,Q16およびQ21）は、
    ＰチャネルMOSFETであることを特徴とする、請求項１に
    記載のダイナミックランダムアクセスメモリのセンス増
    幅器用ラッチング回路。
  4. 【請求項４】前記センス増幅器用ラッチング回路（10）
    は、 その入力端子が前記センス増幅器（３）のＮチャネルセ
    ンス増幅器ユニット（3A）の／φＳノードに接続され、
    その出力端子がその出力信号（／φDS）を前記MOSFET
    （Q14）のゲート端子に供給するように接続され、それ
    自体にラッチング用コントロール信号（φPDP）が供給
    されるように制御端子が前記接続点（P9）を通じて前記
    MOSFET（Q21）のゲート端子に接続されたシュミットト
    リガ回路（20）を含むことを特徴とする、請求項１に記
    載のダイナミックランダムアクセスメモリのセンス増幅
    器用ラッチング回路。
  5. 【請求項５】センス増幅器用ラッチング回路を備えたダ
    イナミックランダムアクセスメモリであって、 ビット線充電電圧（VBP）を供給するためのビット線充
    電電圧源（４）と、 対応する０および１−ビット線（B0,B1）を等電位にす
    るための等価回路（５）と、 対応する０および１−ビット線（B0,B1）に多数のメモ
    リセルが配列されているメモリセルアレイ装置（１）
    と、 前記メモリセルアレイ装置（１）の０−ビット線（B0）
    に接続された、／φＳノードを有するＮチャネルセンス
    増幅ユニット（3A）および前記メモリセルアレイ装置
    （１）の１−ビット（B1）に接続された、φＲノードを
    有するＰチャネルセンス増幅ユニット（3B）を含み、か
    つ前記メモリセルアレイ装置（１）内の選択されたメモ
    リセルの情報をセンシングするためのセンス増幅器
    （３）と、 前記φＲノードおよび供給電源（VCC）端子間に接続さ
    れ、そのゲート端子に供給されるラッチング用コントロ
    ール信号（φSP）によってオンまたはオフされるMOSFET
    （Q10）と、 前記／φＳノードおよび前記φＲノードの間に、および
    前記ビット線充電電圧源（４）および前記φＲノードの
    間に接続され、かつ各々のゲート端子に供給されるビッ
    ト線充電用コントロール信号（φBP）によってオンまた
    はオフされるMOSFET（Q12）およびMOSFET（Q5）と、 前記／φＳノードに接続され、前記／φＳノードの電位
    レベルを予めビット線充電電位レベルよりも低い電位レ
    ベルから順次接地電圧レベルまで降下させるためのセン
    ス増幅器用ラッチング手段（10）を備え、前記ラッチン
    グ手段（10）は、 そのドレイン端子が接続点（P1）を通じて前記Ｎチャネ
    ルセンス増幅ユニット（3A）の／φＳノードに接続さ
    れ、そのソース端子が接地され、そのゲートにはラッチ
    ング用コントロール信号（φSE1）が供給され、その信
    号によってオンまたはオフされるMOSFET（Q20）と、 そのドレイン端子が前記接続点（P1）および接続点（P
    2）を経由して前記／φＳノードに接続され、そのソー
    ス端子が接続点（P4）に接続され、かつゲート端子を有
    するMOSFET（Q18）と、 そのドレイン端子が前記接続点（P4）を通じて前記MOSF
    ET（Q18）のソース端子に接続されて前記MOSFET（Q18）
    と互いに直列接続を形成し、そのソース端子が接地さ
    れ、かつゲート端子を有するMOSFET（Q19）と、 そのドレイン端子が前記接続点（P1）および（P2）を通
    じて／φＳノードに接続され、そのソース端子が接続点
    （P3）を通じて前記MOSFET（Q18）のゲート端子に接続
    され、かつゲート端子を有するMOSFET（Q15）と、 そのドレイン端子が接続点（P5）を通じて前記MOSFET
    （Q18）および（Q19）の直列接続点（P4）に接続され、
    そのソース端子が接続点（P6）を通じて前記MOSFET（Q1
    9）のゲート端子に接続され、そのゲート端子が接続点
    （P8）を通じて前記MOSFET（Q15）のゲート端子に接続
    されるMOSFET（Q17）と、 そのソース端子が前記接続点（P5）を通じて前記MOSFET
    （Q18）および（Q19）の直列接続点（P4）に接続され、
    そのドレイン端子がビット線充電電圧源（４）に接続さ
    れ、そのゲートにはNOTゲート（G1）を経由してラッチ
    ング用コントロール信号（／φPDPE2）が供給され、こ
    の信号によってオンまたはオフされるMOSFET（Q16）
    と、 ドレイン端子が供給電源（VCC）端子に接続され、その
    ソース端子が前記接続点（P3）を通じて前記MOSFET（Q1
    5）のソース端子およびMOSFET（Q18）のゲート端子にそ
    れぞれ接続され、そのゲート端子が前記MOSFET（Q15）
    のゲート端子および前記MOSFET（Q17）のゲート端子の
    間の接続点（P8）に接続された接続点（P9）に接続さ
    れ、そのゲートを通じて供給されるラッチング用コント
    ロール信号（／φPDP）によりオンまたはオフされるMOS
    FET（Q21）と、 そのドレイン端子が供給電源（VCC）端子に接続され、
    そのゲート端子にはNOTゲート（G2）を経由しラッチン
    グ用コントロール信号（φSE0）が供給され、そのソー
    ス端子が前記MOSFET（Q17）のソースおよびMOSFET（Q1
    9）のゲート端子の間の接続点（P6）に接続された接続
    点（P7）に接続され、ラッチング用コントロール信号
    （φSE0）によってオンまたはオフされるMOSFET（Q13）
    と、 そのソース端子が接地され、そのゲート端子にはラッチ
    ング用コントロール信号（／φDPDE1）が供給され、そ
    のドレイン端子が前記接続点（P7）を通じて前記MOSFET
    （Q13）のソース端子に接続されて前記MOSFET（Q13）と
    相互に直列接続を形成し、前記ラッチング用コントロー
    ル信号（／φPDPE1）によってオンまたはオフされるMOS
    FET（Q14）と、 その入力端子が前記Ｎチャネルセンス増幅ユニット（3
    A）の／φＳノードに接続され、その出力端子がその出
    力信号（／φDS）を前記MOSFET（Q14）のゲート端子に
    供給するように接続され、それ自体にラッチング用コン
    トロール信号（φPDP）が供給されるように前記接続点
    （P9）を通じて前記MOSFET（Q21）のゲート端子に接続
    されたシュミットトリガ回路（20）とを備えることを特
    徴とする、ダイナミックランダムアクセスメモリ。
  6. 【請求項６】前記MOSFET（Q5,Q12,Q14,Q15,Q17,Q18,Q19
    およびQ20）は、ＮチャネルMOSFETであることを特徴と
    する、請求項５に記載のダイナミックランダムアクセク
    メモリ。
  7. 【請求項７】前記MOSFET（Q10,Q13,Q16およびQ21）は、
    ＰチャネルMOSFETであることを特徴とする、請求項５に
    記載のダイナミックランダムアクセスメモリ。
JP2238820A 1989-09-08 1990-09-08 センス増幅器用ラッチング回路およびそれを備えたダイナミックランダムアクセスメモリ Expired - Lifetime JP2717596B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR89-12997 1989-09-08
KR1019890012997A KR920001075B1 (ko) 1989-09-08 1989-09-08 다이나믹램의 센스 증폭기용 래칭부

Publications (2)

Publication Number Publication Date
JPH03183096A JPH03183096A (ja) 1991-08-09
JP2717596B2 true JP2717596B2 (ja) 1998-02-18

Family

ID=19289742

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2238820A Expired - Lifetime JP2717596B2 (ja) 1989-09-08 1990-09-08 センス増幅器用ラッチング回路およびそれを備えたダイナミックランダムアクセスメモリ

Country Status (3)

Country Link
US (1) US5138577A (ja)
JP (1) JP2717596B2 (ja)
KR (1) KR920001075B1 (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5799186A (en) * 1990-12-20 1998-08-25 Eastman Kodak Company Method and apparatus for programming a peripheral processor with a serial output memory device
US5550782A (en) * 1991-09-03 1996-08-27 Altera Corporation Programmable logic array integrated circuits
US5291444A (en) * 1991-12-23 1994-03-01 Texas Instruments Incorporated Combination DRAM and SRAM memory array
EP0726578A1 (en) * 1995-02-09 1996-08-14 International Business Machines Corporation Multiple reference sense amplifier
KR0179793B1 (ko) * 1995-12-28 1999-04-15 문정환 반도체 메모리의 센스 앰프 출력 제어 회로
US5784329A (en) * 1997-01-13 1998-07-21 Mitsubishi Semiconductor America, Inc. Latched DRAM write bus for quickly clearing DRAM array with minimum power usage
US6467017B1 (en) 1998-06-23 2002-10-15 Altera Corporation Programmable logic device having embedded dual-port random access memory configurable as single-port memory
US7111110B1 (en) 2002-12-10 2006-09-19 Altera Corporation Versatile RAM for programmable logic device
US7499344B2 (en) * 2006-01-05 2009-03-03 Infineon Technologies Ag Integrated circuit memory having a read circuit

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61117792A (ja) * 1984-08-02 1986-06-05 テキサス　インスツルメンツ　インコ−ポレイテツド 半導体メモリデバイスの感知増幅器
US4694205A (en) * 1985-06-03 1987-09-15 Advanced Micro Devices, Inc. Midpoint sense amplification scheme for a CMOS DRAM
US5003513A (en) * 1990-04-23 1991-03-26 Motorola, Inc. Latching input buffer for an ATD memory

Also Published As

Publication number Publication date
KR910007271A (ko) 1991-04-30
JPH03183096A (ja) 1991-08-09
US5138577A (en) 1992-08-11
KR920001075B1 (ko) 1992-02-01

Similar Documents

Publication Publication Date Title
US4973864A (en) Sense circuit for use in semiconductor memory
EP0209051B1 (en) Sense amplifier circuit
EP0905904B1 (en) Semiconductor integrated circuit having tri-state logic gate circuit
US5204560A (en) Combined sense amplifier and latching circuit for high speed roms
US5479369A (en) Semiconductor integrated circuit device and semiconductor memory device
JPS5812676B2 (ja) センス増幅器
CA1114953A (en) Dynamic sense-refresh detector amplifier
JPH04119597A (ja) 不揮発性半導体記憶装置のセンスアンプ
US4390797A (en) Semiconductor circuit
JP2717596B2 (ja) センス増幅器用ラッチング回路およびそれを備えたダイナミックランダムアクセスメモリ
JPH0330186A (ja) しきい電圧生成装置
US4692642A (en) Active pull-up circuit controlled by a single pull-up clock signal
US6292418B1 (en) Semiconductor memory device
US5815450A (en) Semiconductor memory device
JPH0587916B2 (ja)
JPS6011393B2 (ja) 感知増幅器
US4870620A (en) Dynamic random access memory device with internal refresh
JPH07169261A (ja) 半導体記憶装置
JPH03205693A (ja) 断続メモリにおいてメモリセルと共に用いるためのバイアス回路
JPH0217872B2 (ja)
KR100207497B1 (ko) 반도체장치의 신호 발생회로
JP2000066951A (ja) 多ビット一致検出回路
JPS62165787A (ja) 半導体記憶装置
JP2912095B2 (ja) メモリ装置
JPH05128861A (ja) 半導体メモリ装置

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071114

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081114

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091114

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091114

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101114

Year of fee payment: 13

EXPY Cancellation because of completion of term