KR910001058B1 - 논리 회로도 처리 장치 및 방법 - Google Patents

논리 회로도 처리 장치 및 방법 Download PDF

Info

Publication number
KR910001058B1
KR910001058B1 KR1019870010923A KR870010923A KR910001058B1 KR 910001058 B1 KR910001058 B1 KR 910001058B1 KR 1019870010923 A KR1019870010923 A KR 1019870010923A KR 870010923 A KR870010923 A KR 870010923A KR 910001058 B1 KR910001058 B1 KR 910001058B1
Authority
KR
South Korea
Prior art keywords
signal
logic circuit
traced
signal lines
circuit diagram
Prior art date
Application number
KR1019870010923A
Other languages
English (en)
Other versions
KR880004393A (ko
Inventor
세이찌 니시오
Original Assignee
가부시기가이샤 도시바
아오이 죠이찌
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시기가이샤 도시바, 아오이 죠이찌 filed Critical 가부시기가이샤 도시바
Publication of KR880004393A publication Critical patent/KR880004393A/ko
Application granted granted Critical
Publication of KR910001058B1 publication Critical patent/KR910001058B1/ko

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06TIMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T1/00General purpose image data processing
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06TIMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T11/002D [Two Dimensional] image generation
    • G06T11/20Drawing from basic elements, e.g. lines or circles
    • G06T11/203Drawing of straight lines or curves
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06GANALOGUE COMPUTERS
    • G06G1/00Hand manipulated computing devices
    • G06G1/16Hand manipulated computing devices in which a straight or curved line has to be drawn through related points on one or more families of curves

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Debugging And Monitoring (AREA)
  • Logic Circuits (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

내용 없음.

Description

논리 회로도 처리 장치 및 방법
제1도는 본 발명의 논리회로도 처리장치의 블록도.
제2도는 본 발명의 제1실시예의 신호 추적 절차를 도시한 플로우챠트.
제3도는 본 발명의 신호 추적 동작 설명에 도움이 되는 논리회로의 한예를 도시한 블록도.
제4a도는 원 신호를 추적하는데 사용되는 제3도에 도시된 논리회로의 네트 테이블(net table).
제4b도는 제4a도에 도시된 네트 테이블과 결합하여 사용되는 상기 논리회로의 노드 테이블(node table).
제4c도는 표시 속성의 일례를 도시한 표시 속성 테이블.
제5도는 제3도의 굵은선으로 도시한 바와 같은 신호추적 동작의 한예를 설명하는데 도움이 되는 부분 네트 테이블 및 부분 노드 테이블.
제6도는 본 발명의 제2실시예의 신호 추적 절차를 도시한 플로우챠트.
제7도는 표시 속성의 제2실시예를 도시한 표시 테이블.
제8a도는 추적 모드 "0"(신호선만을 따라서 추적)의 설명에 도움이 되는 네트 테이블.
제8b도는 추적 모드 "1"(플립플롭 회로의 추적)의 설명에 도움이 되는 네트 테이블.
제8c도는 추적 모드 "3"(출력단자의 추적)의 설명에 도움이 되는 네트 테이블.
* 도면의 주요부분에 대한 부호의 설명
1 : 신호 지정기 2 : 신호 추적기
3 : 논리회로도 표시부 10 : 논리회로
본 발명은 논리회로도 처리장치와 논리회로도 처리방법에 관한 것으로서, 구체적으로 말하자면 예를 들어 지정된 원 신호에 의해 영향받은 신호 경로선이 다른 색으로 표시될 수 있게끔 신호 추적 동작을 실현하기 위한 장치에 관한 것이다.
최근의 그래픽 장치의 성능향상 및 엔지니어링 워크 스테이션(engineering work station)의 저가격화등에 의하여 디지털 회로의 논리회로도를 설계자가 지정한 대로 작성하거나 수정하거나 하는 논리회로 편집장치나, 논리소자간의 접속관계를 표시하는 접속데이터(예컨대 접속데이터 또는 접속언어)를 기초로 하여 자동적으로 논리회로도를 생성하는 논리회로도 자성 생성장치가 보급되고 있다.
그러나, 이 논리회로도 처리장치에 있어서는, 일정 시일이 경과된 후 편집된 논리 회로가 검사되거나 제3자에 의해 편집된 논리회로도를 검사할 필요가 있는 경우 논리회로에 특정신호가 어떻게 영향을 주는지를 조사하는 일도 생긴다.
그러나, 종래의 논리회로도 처리장치에 있어서는, 특정신호 명칭을 지정하면 관련 신호선의 좌표가 회로도상에 표시되거나 관련 신호선이 회로도 상에 다른 색으로 표시되게 하는 기능을 한다(예 : "조회기능을 갖춘 회로도 편집 시스템", 일본국 IPSJ, DA16-13, 1983(가와모또)). 따라서 어떤 신호의 논리회로에 대한 영향을 추적해야할 필요가 있는 경우, 다음과 같은 단계가 반복된다. 즉, 원신호 명칭이 지정되고, 관련 신호선이 신호선 대응 기능을 기초로 하여 논리회로도 상에서 식별되고, 관련 신호선이 접속된 논리소자에 접속되는 다른 신호명이 지정되며, 논리회로도상의 상기 신호선 식별은 논리회로의 출력단자 또는 메모리 소자에 도달할 때까지 신호선 대응 기능을 기초로 하여 반복된다.
그러나, 입력단자에서 출력단자까지에 여러단을 포함하는 논리회로에 있어서는, 신호명칭이 표시된 신호선을 확인하는 동안 반복하여 지정되어야 하기 때문에, 번거로운 작업을 반복하여야 할 필요가 있고 그에 따라 신호 명칭 지정수의 증가에 비례하여 신호 명칭 지정에 있어 실수가 유발될 우려가 있으므로 신호 추적 동작의 정확도가 떨어지게 되는 문제점이 존재한다.
따라서, 본 발명은 상기 사정을 감안하여 안출된 것으로서, 본 발명의 주 목적은 간단한 동작으로도 정확한 신호 추적 동작을 실현할 수 있는 논리회로도 처리장치와 동일 방법에 따르는 논리회로도 처리방법을 제공하는 것이다.
상술한 목적을 달성하기 위하여, 본 발명의 논리회로도 처리장치는 (a) 논리회로도에서 원 신호 또는 논리 원 신호선을 지정하기 위한 수단, (b) 지정된 원 신호선 또는 원 신호선과 관련된 복수의 신호선을 추적하여 복수의 추적된 신호선의 표시 속성을 다른 비추적된 신호선의 표시 속성으로 변경하기 위한 수단, (c) 표시 속성에 따라 논리회로도에서 추적된 신호선을 다른 비추적된 신호선과 가시적으로 구별가능한 방법으로 표시하기 위한 수단을 구비하고 있다.
신호선 추적 수단은 프로그램에 따라서 그리고 메모리 유니트에서 추적되고 기억될 논리회로에 따라 작성된 네트 테이블(net table), 노드 테이블(nodi table) 및 표시 속성 테이블과 결합하여 신호 추적 동작 및 표시 속성 변경 동작을 실행하기 위한 메모리 유니트를 가진 CPU이다.
지정된 원 신호 또는 원 신호선과 관련된 신호선들은 지정된 신호가 통과되는 신호선들, 지정된 신호선이 접속될 논리소자 및 이미 추적된 신호가 접속될 논리소자에 접속된 신호선들이다.
추적된 신호선은 다른 비추적된 신호선으로부터 가시적으로 구별될 수 있도록 표시된다.
상기한 목적을 달성하기 위하여, 본 발명에 따른 논리회로도 처리 방법은 (a) 논리회로도상에 원 신호 명칭을 지정하는 단계, (b) 지정된 원 신호에 대응하는 표시 속성값을 변경시키도록, 네트 테이블에서 지정된 원 신호를 조사하는 단계, (c) 행선 노드 명칭에 대응하는 어떤 종류의 노드가 출력단자인지 검사하도록 노드 테이블에서 지정된 원 신호에 대응하는 행선 노드 명칭을 조사하는 단계, (d) '예'인 경우, 그 단계를 종료하는 단계, (e) '아니오'인 경우, 그 단자가 노드 테이블에서 출력인 관련 신호선 명칭을 결정하는 단계, (f) 관련 신호선 명칭에 대응하는 표시 속성값을 변경하도록 네트 테이블에서 결정된 관련 신호선 명칭을 조사하는 단계, (g) 노드의 종류가 출력단자로서 결정될 때까지 상기 (b) 내지 (d)단계를 반복하는 단계, (h) 지정된 원 신호에 의해 영향받은 추적된 신호선을 다른 비추적된 신호선과 구별할 수 있는 방법으로 표시하는 단계로 이루어진다.
소정의 원 신호선(또는 신호)가 신호 지정수단에 의해 논리 회로도상에 지정될 때, 신호 추적 수단은 원 신호선이 관련된 논리소자에 접속된 다른 신호선을 추적하고, 또한 신호 추적 수단이 추적된 신호선이 관련된 논리소자에 접속된 다른 신호선을 반복하여 추적한다. 이와 같이 추적된 신호선은 다른 신호선과는 다른 표시방법으로 표시되므로, 오퍼레이터는 간단한 조작으로도 소정의 원 신호에 의해 영향받은 신호선들을 용이하게 추적할 수 있다.
본 발명에 따른 논리 회로도 처리 장치의 특징 및 장점은 첨부도면을 참조로 한 본발명의 양호한 실시예에 대한 다른 설명으로부터 보다 명확히 이해할 수 있을 것이다.
본 발명의 장치에 관하여 이하에서 첨부도면을 참조로 하여 상세히 설명하기로 한다.
제1도는 신호 지정기(1), 신호 추적기(2) 및 논리회로도 표시부(3)로 구성된 장치의 기본 블록도이다.
신호 지정기(1)는 예를 들어 오퍼레이터의 조작을 기초로 하여 추적 조사하고자 하는 원 신호를 지정하기 위한 키보드 입력장치, 마우스(mouse) 등으로 구성된다. 지정된 신호 명칭(또는 신호선 명칭)은 신호 추적기(2)에 인가된다.
신호추적기(2)는 원 신호를 추적하기 위하여 메모리 장치에 기억된 각각 제4a,4b도 및 제4c도에 도시된 바와 같은 네트 테이블, 노드 테이블 및 표시 속성 테이블을 참조로하여 제2도에 도시된 바와 같은 추적 프로그램을 실행하는 CPU 및 메모리 장치로 구성된다.
논리 회로도 표시부(3)는 예컨대 제3도에 도시되 논리 회로(10)와 신호 추적기(2)에 기억된 여러 테이블에 의해 결정된 굵은 신호선들을 표시한다. 이 실시예에서, 원 신호에 의해 영향받은 추적 경로상에 배열된 신호선과 논리 소자의 색상은 다른 신호선과 논리 소자와는 다른 색상으로 표시될 수 있다.
예를 들어, 제3도에 도시된 논리 회로(10)는 2개의 데이터 DA 및 DB가 입력되는 2입력 OR 게이트 E1, 인에이블 신호 EN과 클럭 신호 CLK가 입력되는 2입력 AND 게이트 E2, 게이트 E1의 출력이 주어지는 데이터 입력 단자와 AND 게이트 E2 출력이 주어지는 클럭 입력 단자를 가진 D플립플롭, 및 Q입력과 데이터 DC가 입력되는 2입력 AND 게이트 E4로 구성된다. 또한 이 논리 게이트 E1 내지 E4는 신호선 N1 내지 N9에 의해 서로 접속된다.
이 논리 소자들이 제3도에 도시된 바와 같이 지정되고 접속될 때 제4a도에 도시된 바와 같은 네트 테이블 및 제4b도에 도시된 바와 같은 노드 테이블이 신호 추적기(2)에서 자동적으로 작성된다. 또한, 제4c도에 도시된 표시 속성 테이블은 오퍼레이터에 의해 지정된다.
네트 테이블은 각 신호선 N1 내지 N9의 신호선 명칭, 입력측(소스)과 출력측(행선)에 접속된 단자와 노드 명칭 및 분류(입력/출력), 표시 속성, 및 각 신호선 N1 내지 N9의 시작점, 만곡점 및 끝점의 좌표를 기억한다.
노드 테이블은 노드 명칭, 노드의 종류, 단자 분류(입력/출력) 및 관련 신호선 명칭을 기억한다. 노드 명칭은 데이터 DA 내지 DC, 인에이블 신호 EN, 클럭 신호 CLK, 논리 소자 E1 내지 E4 및 출력 단자
Figure kpo00001
을 기억한다.
표시 속성 테이블은 각 표시 속성값("0" 또는 "1")에 따라서 표시될 신호선의 색상을 기억한다.
[제1실시예]
신호 추적 동작은 제2도에 도시된 추적 프로그램에 따라서 그리고 제4a,b 및 c도에 도시된 여러 테이블을 기준으로 하여 실행된다.
즉, 신호 추적기(2)내의 CPU는 단계 S1에서 추적 동작을 시작하고 단계 S2에서 신호 지정기(1)로부터 추적될 지정된 원 신호에 대응하는 신호선 명칭을 판독한다. 이어서, CPU는 단계 S3으로 진행하여 네트 테이블에 나열된 지정된 신호선 명칭의 열을 조사하고, 단계 S4에서 대응 열에서의 표시 속성값을 "1"로서 재기입한다. 그후, CPU는 단계 S5로 진행하여 동일 열에서 행선 노드 명칭을 얻어서 노드 테이블에서 얻어진 노드 명칭에 대응하는 열을 조사한다.
그후, 단계 S6에서 CPU는 노드 테이블의 동일 열에서의 노드의 종류가 출력 단자인지의 여부를 결정한다. 만일 그 결정이 "예"라면, CPU는 단계 S7로 진행하여 추적 프로그램을 종료한다. 이와는 반대로 단계 S6에서 "아니오"인 경우에는, CPU는 단계 S8로 진행하여 동일 열에서 그 단자가 출력인 관련 신호선 명칭을 얻고, 단계 S9에서 얻어진 관련 신호선 명칭에 대응하는 열을 네트 테이블에서 조사한 다음 동일 과정을 반복하도록 단계 S4로 돌아간다.
이하에서는 제5도를 참조로하여 한 예를 설명하기로 한다. 데이터 DC가 신호 지정기(1)에 의해 추적될 원 신호로서 선택될 경우, 신호선 N5는 단계 S2에서 신호 추적기(2)에 의해 선택된다. 신호 추적기(2)에서의 CPU는 단계 S3에서 네트 테이블에서 N5(신호선 명칭)를 조사하고, 단계 S4에서 동일 열에서 표시 속성값을 "0"에서 "1"로 변화시킨다. CPU는 네트 테이블의 동일 열에서 E4(행선 노드 명칭)를 얻은 다음, 단계 S5에서 노드 테이블에서 E4(행선 노드 명칭)을 조사한다. CPU는 단계 S6에서 E4가 노드 종류에서 출력 단자인가 검사한다. E4의 노드 종류가 AND이므로, CPU는 단계 S8에서 출력인 단자를 가진 관련 신호선 명칭 N9를 얻는다. 이어서, CPU는 다시 네트 테이블에서 N9를 조사하고 단계 S4에서 N9의 동일열에서 표시 속성값을 "0"에서 "1"로 변경한다. CPU는 네트 테이블의 동일 열에서 0(행선 노드 명칭)을 얻고나서 단계 S5에서 노드 테이블의 0(행선 노드 명칭)을 조사한다. CPU는 단계 S5에서 0이 출력 단자인가 검사한다. 0은 출력 단자이므로, CPU는 단계 S7에서 프로그램을 종료한다.
따라서, 디스플레이 속성값은 네트 테이블의 열 N5 및 N9에서 "0"에서 "1"로 변화된다. 즉, 논리 회로도 표시부(3)상에 표시된 논리 회로(10)는 신호선 N5 및 N9이 "적"이되고 다른 신호선 N1 내지 N4 및 N6 내지 N8이 신호 추적 동작의 끝에서 "백"이 되게끔 되어 있다.
상술한 바와 같이, 상기 실시예에서는 오퍼레이터가 논리 회로에 대한 그것의 영향을 검사할 필요가 있는 원 신호를 지정할 때, 어떤 다른 추가 동작을 필요로 하지 않고 원 신호에 의해 영향받은 신호선 또는 경로를 인식할 수 있다. 즉, 간단한 조작으로도 원 신호의 유통 루우프를 확인하는 것이 가능하다.
[제2실시예]
본 발명의 제2실시예를 설명하기로 한다. 이 실시예에 있어서, 어떤 신호 추적의 끝은 논리 게이트, 메모리 소자(예 : 플립플롭 회로) 및 출력 단자중에서 오퍼레이터에 의해 자유롭게 선택된다. 또한, 신호선의 표시 색상은 제7도에 도시된 바와 같이 4가지 색이다. 따라서, 세개의 원 신호에 관계된 세개의 추적 경로를 다른 색으로 동시에 표시하는 것이 가능하다.
제6도는 이 제2실시예에 관계된 추적 프로그램을 도시한 것이다. 신호 추적기(2)의 CPU는 단계 S10에서 프로그램의 실행을 시작하고, 단계 S11에서 추적하고자 하는 지정된 원 신호에 대응하는 신호선 명칭, 그 추적 경로에 관한 표시 속성값(예 : 표시 색상), 및 신호 지정기(1)로부터의 추적 모드를 판독한다.
또한, 이 실시예에서 만일 추적 모드 값 "0"이라면 지정된 원신호에 대응하는 신호선만이 추적되고, "1" 이라면 플립플롭 회로의 신호선이 추적되며, 다른 경우에는 출력 단자의 신호선이 추적된다.
단계 S11후, CPU는 단계 S11로 진행하여 네트 테이블(제4a도)에서 지정된 신호선 명칭을 조사하고, 단계 S13에서 신호선 명칭의 표시 속성값을 지정된 표시 속성값을 변화시키고, 단계 S14로 진행한다. 단계 S14에서, 추적 모드값이 "0"인지 아닌지 결정된다. "0"이라면, CPU는 곧바로 단계 S15로 진행하여 추적 프로그램을 종료한다.
이와는 반대로, 단계 S14에서 "아니오"라면, CPU는 단계 S16으로 진행하여 동일 열에서 행선 노드 명칭을 얻고, 노드 테이블에서 얻어진 노드 명칭에 대응하는 열을 조사한다. 그후, CPU는 단계 S17로 진행하여 추적 모드가 "1"인가의 여부와 노드 명칭의 노드 종류가 플립플롭 회로인가의 여부를 결정한다.
그 결과가 "예"인 경우, 현재의 프로그램은 단계 S15에서 끝난다. 이와는 반대로, "아니오"라면, CPU는 단계 S18로 진행하여 노드 종류가 출력 단자인가의 여부를 결정한다.
노드 종류가 출력단자라면, CPU는 단계 S15로 진행하여 신호추적 동작을 종료한다. 한편, 출력 단자가 아닌 경우에는, CPU는 단계 S19에서 동일 열에서 그 단자가 출력인 관련 신호선 명칭을 얻으며, 그후 단계 S20에서 네트 테이블에서 얻어진 관련 신호선 명칭에 대응하는 열을 조사한 다음 단계 S13으로 돌아간다.
상술한 설명에서, 신호선 명칭 N3, 추적 모드 값 "0" 및 표시 속성값 "1"이 제3도에 도시된 논리 회로(10)에서 지정된다. 이 경우에, 신호선 N3의 표시 속성은 제8a도에 도시된 바와 같이 "1"로 변경되고 추적 동작은 단계 S14에서 추적 모드값이 "0"이기 때문에 곧바로 종료하게 된다.
그후, 신호선 명칭 N4, 추적모드 값 "1" 및 표시 속성값 "2"가 제8a도에 도시된 네트 테이블에서 지정된다고 가정한다. 이 경우에는, 신호선 N4의 표시 속성이 "2"로 변경된 후, 네트 테이블 및 노드 테이블은 순차적으로 조사되므로, 신호선 N7이 추적되고 그것의 표시 속성값은 제8b도에 도시된 바와 같이 "2"로 변경된다. 이 순간에 추적 모드값은 "1"이기 때문에 신호 추적 동작은 추적이 단계 S17에서 플립플롭 회로에 도달할 때 끝나게 된다.
상술한 바와 같이, 네트 테이블 TAB2는 제8b도에 도시된 바와 같이 수정된다. 그후, 신호선 명칭 B1, 추적 모드값 "2" 및 표시 속성값 "3"이 지정될 때, 네트 테이블 및 노드 테이블은 추적 동작이 출력 단자에 도달할 때까지 신호선 N1,N6,N8 및 N9의 표시 속성값을 "3"으로 변화시키도록 번갈아서 조사된다. 그 결과, 네트 테이블은 제8c도에 도시된 바와 같이 변경된다.
결과적으로, 논리 회로도 표시부(3)상에서 추적되지 않은 신호선 N2 및 N5는 백색으로 표시되고, 제1추적 동작시 추적된 신호선 N3은 적색으로 표시되고, 제2추적 동작시 추적된 신호선 N4 및 N7은 청색으로 표시되며, 마지막 추적 동작시 추적된 신호선 N1, N6, N8, N9은 황색으로 표시된다.
따라서, 상기 실시예에서는, 오퍼레이터의 확인을 용이하게 하기 위하여 간단한 조작으로도 동일 표시 화상에 대한 복수의 모드에서 복수의 추적 결과를 표시하는 것이 가능하다. 그러므로, 행선이 적절히 선택될 때, 데이터 신호군의 경로와 제어 신호군(예컨대, 클럭 신호, 인에이블 신호)의 경로를 동일 표시 화상상에 다른 색상으로 표시하는 것이 가능하다.
[다른 실시예]
본 발명은 상기 제1 및 제2실시예로 제한하지 않고 다음과 같이 수정될 수 있다.
(1) 상기 설명에서, 행선 노드와 각 노드의 출력 단자가 각각 1개인 것을 설명했다. 그러나, 복수의 행선 노드와 복수의 출력 단자를 포함한 논리 회로에 본 발명을 적용하는 것이 물론 가능하다. 이 경우에, 모든 행선 노드와 모든 출력단자가 추적될 수 있다.
(2) 루우프를 포함한 논리 회로의 경우에, 한 주기의 추적동작이 끝날 때 플래그를 사용하는 것이 바람직하다.
(3) 상기 실시예에 있어서는 입력측으로부터 출력측으로 신호를 추적하는 것을 설명했으나 출력측으로부터 입력측으로 신호를 추적하는 것도 가능하다. 이 경우에, 2개의 테이블에서 조사한 방법은 역으로 된다.
(4) 또한 예를 들어 원 신호로부터 제3단에서 배열된 논리 소자 앞에 위치한 지점에서 추적 종료를 지정함으로써 추적된 단의 수를 제한하는 것이 가능하다.
(5) 다른 신호선과 다른 방법으로 추적된 경로를 따라 신호선(표시 속성)을 표시함에 있어서, 상기 색상의 변경 이외에 선의 두께, 선의 종류(파선, 실선, 점선등), 발광 모드(깜박이 표시)등을 변경하는 것이 가능하다.
이상 설명한 바와 같이, 본 발명에 의하면 오퍼레이터가 추적될 필요가 있는 신호만을 지정하게끔 간단한 조작으로도 추적 경로를 따르는 원 신호에 의해 영향 받은 신호선을 다른 신호선과 다른 방법으로 표시하는 것이 가능하다. 따라서, 논리 회로도에서 오퍼레이터의 신호 경로 확인작업을 용이하게 할 수 있는 논리회로도 처리 장치를 제공할 수 있게 된다.

Claims (19)

  1. (a) 논리 회로도(10)에서 원 신호 또는 원 신호선을 지정하기 위한 수단(1)과, (b) 지정된 원 신호 또는 원 신호선과 관련된 복수의 신호선(N1~N9)을 추적하고 복수의 추적된 신호선의 표시 속성을 다른 비추적된 신호선의 표시 속성으로 변경하기 위한 수단(2), (c) 표시 속성에 따라 논리 회로도(10)에서 추적된 신호선(N1~N9)을 다른 비추적된 신호선과 가시적으로 구별 가능한 방법으로 표시하기 위한 수단(3)을 구비한 것을 특징으로 하는 논리 회로도 처리 장치.
  2. 제1항에 있어서, 상기 원 신호 지정 수단(1)이 키보드인 것을 특징으로 하는 논리 회로도 처리 장치.
  3. 제1항에 있어서, 상기 원 신호 지정 수단(1)이 마우즈인 것을 특징으로 하는 논리 회로도 처리 장치.
  4. 제1항에 있어서, 상기 신호선 추적 수단(2)이 메모리 장치에 기억된 프로그램에 따라서 그리고 추적될 논리 회로를 기초로하여 작성되여 메모리 장치내에 기억되는 네트 테이블(제4a도), 노드 테이블(제4b도) 및 표시 속성 테이블(제4c도)과 결합하여 신호 추적 동작과 표시 속성 변경 동작을 실행하기 위한 메모리 장치를 가진 CPU인 것을 특징으로 하는 논리 회로도 처리 장치.
  5. 제4항에 있어서, 상기 네트 테이블(제4a도)은 신호선 명칭, 소스 노드 명칭, 소스 단자의 종류, 행선 노드 명칭, 행선단자의 종류, 표시 속성값 및 좌표를 나타내는 것을 특징으로 하는 논리 회로도 처리 장치.
  6. 제4항에 있어서, 상기 노드 테이블(제4b도)은 노드 명칭, 노드의 종류, 단자의 종류 및 관련 신호선 명칭 사이의 관계를 나타내는 것을 특징으로 하는 논리 회로도 처리 장치.
  7. 제1항에 있어서, 상기 복수의 추적된 신호선(N1~N9)은 지정된 신호가 통과되는 신호선, 지정된 신호선이 접속되는 논리 소자(E1~E4) 및 이미 추적된 신호선이 접속되는 논리 소자에 접속되는 신호선인 것을 특징으로 하는 논리 회로도 처리 장치.
  8. 제1항에 있어서, 상기 추적된 신호선(N1~N9)은 비추적된 신호선과는 다른 색상으로 표시되는 것을 특징으로 하는 논리 회로도 처리 장치.
  9. 제1항에 있어서, 상기 추적된 신호선(N~N9)은 부추적된 신호선 보다 굵은 선으로 표시되는 것을 특징으로 하는 논리 회로도 처리 장치.
  10. 제1항에 있어서, 상기 추적된 신호선(N1~N9)은 비추적된 신호선과 가시적으로 구별될 수 있는 선의 종류로 표시되는 것을 특징으로 하는 논리 회로도 처리 장치.
  11. 제10항에 있어서, 상기 추적된 신호선(N1~N9)은 파선, 실선, 일점 쇄선 및 이점 쇄전중 어느 하나로 표시되는 것을 특징으로 하는 논리 회로도 처리 장치.
  12. 제1항에 있어서, 상기 신호선(N1)은 지정된 원 신호선으로부터 시작하여 논리 게이트(E1)로 추적되는 것을 특징으로 하는 논리 회로도 처리 장치.
  13. 제1항에 있어서, 상기 신호선(N6~N8)은 지정된 원 신호선으로부터 시작하여 메모리 소자(E3)로 추적되는 것을 특징으로 하는 논리 회로도 처리 장치.
  14. 제1항에 있어서, 상기 신호선(N6~N9)은 지정된 원 신호선으로부터 시작하여 출력 단자(
    Figure kpo00002
    )로 추적되는 것을 특징으로 하는 논리 회로도 처리 장치.
  15. 제1항에 있어서, 상기 신호선(N1~N9)은 지정된 원 신호선으로부터 시작하여 지정된 연속 단으로 추적되는 것을 특징으로 하는 논리 회로도 처리 장치.
  16. 제1항에 있어서, 상기 신호선(N1~N9)은 논리 회로도(E1,E2,E4)의 입력측(N1~N5,N8)으로부터 출력측(N6,N7,N9)으로 추적되는 것을 특징으로 하는 논리 회로도 처리 장치.
  17. 제1항에 있어서, 상기 신호선(N1~N9)이 논리 회로도(E1,E2,E4)의 출력측(N6,N7,N9)에서 입력측(N1~N5,N8)으로 추적되는 것을 특징으로 하는 논리 회로도 처리 장치.
  18. (a) 논리 회로도(10)상에 원 신호 명령을 지정하는 단계(S2)와, (b) 지정된 원 신호에 대응하는 표시 속성값을 변경시키도록(S4) 네트 테이블에서 지정된 원 신호를 조사하는 단계(S3)와, (c) 행선 노드 명칭에 대응하는 노드의 종류가 출력 단자인지의 여부를 검사하도록(S6) 노드 테이블에서 지정된 원 신호에 대응하는 행선노드 명칭을 조사하는 단계(S5)와, (d) "예"인 경우 그 단계를 종료하는 단계(S7)와, (e) "아니오"인 경우 노드 테이블에서 그 단자가 출력인 관련 신호선 명칭을 결정하는 단계(S8)와, (f) 관련 신호선 명칭에 대응하는 표시 속성값을 변경시키도록 네트 테이블에서 결정된 관련 신호선 명칭을 조사하는 단계(S9)와, (g) 노드의 종류가 출력 단자로서 결정될 때까지 (b)에서 (d)까지의 상기 단계를 반복하는 단계와, (h) 지정된 원 신호에 의해 영향받은 추적된 신호선을 다른 비추적된 신호선과 가시적으로 구별할 수 있는 방법으로 표시하는 단계를 포함하는 것을 특징으로 하는 논리 회로도 처리 방법.
  19. 제18항에 있어서, (a) 추적 모드와 표시 속성값을 지정하는 단계(S11)와, (b) 지정된 표시 속성값에 따라서 표시 속성값을 변경하는 단계(S13)와, (c) 현재의 추적 동작이 추적 모드에서 지정되었던 소자에 도달하였는지 검사하는 단계(S14)와, (d) "예"인 경우, 추적 동작을 종료하는 단계(S15)와, (e) "아니오"인 경우 지정된 추적 모드에서 추적 동작이 완료될때까지 추적 동작을 반복하는 단계를 추가로 포함하는 것을 특징으로 하는 논리 회로도 처리 방법.
KR1019870010923A 1986-09-30 1987-09-30 논리 회로도 처리 장치 및 방법 KR910001058B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP232337 1982-12-27
JP61232337A JPH0785250B2 (ja) 1986-09-30 1986-09-30 論理回路図処理装置
JP61-232337 1986-09-30

Publications (2)

Publication Number Publication Date
KR880004393A KR880004393A (ko) 1988-06-07
KR910001058B1 true KR910001058B1 (ko) 1991-02-23

Family

ID=16937618

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019870010923A KR910001058B1 (ko) 1986-09-30 1987-09-30 논리 회로도 처리 장치 및 방법

Country Status (4)

Country Link
US (1) US4855726A (ko)
JP (1) JPH0785250B2 (ko)
KR (1) KR910001058B1 (ko)
GB (1) GB2197569B (ko)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5220512A (en) * 1990-04-19 1993-06-15 Lsi Logic Corporation System for simultaneous, interactive presentation of electronic circuit diagrams and simulation data
US5751592A (en) * 1993-05-06 1998-05-12 Matsushita Electric Industrial Co., Ltd. Apparatus and method of supporting functional design of logic circuit and apparatus and method of verifying functional design of logic circuit
JP3124417B2 (ja) * 1993-07-13 2001-01-15 三菱電機株式会社 論理シミュレーションシステム及び論理シミュレーション方法
JP3374996B2 (ja) * 1993-11-12 2003-02-10 理想科学工業株式会社 印刷画像位置表示装置
JP3351651B2 (ja) 1995-04-07 2002-12-03 富士通株式会社 会話型回路設計装置
US5949690A (en) * 1997-09-26 1999-09-07 Xilinx, Inc. Schematic design entry with annotated timing
US5870309A (en) * 1997-09-26 1999-02-09 Xilinx, Inc. HDL design entry with annotated timing
US6625789B2 (en) * 2000-04-14 2003-09-23 Hitachi, Ltd. Computer-readable medium for recording interface specifications
JP2001331541A (ja) * 2000-05-18 2001-11-30 Nec Corp 配線接続確認装置及び確認方法並びにそのプログラムを記載した記録媒体
US6564365B1 (en) * 2001-08-03 2003-05-13 Hewlett-Packard Development Company, L.P. Method of simultaneously displaying schematic and timing data
US7423646B2 (en) * 2005-11-08 2008-09-09 Microsoft Corporation Smart shape insert
US8629380B2 (en) 2007-03-23 2014-01-14 Graphic Packaging International, Inc. Susceptor with corrugated base

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4656603A (en) * 1984-03-01 1987-04-07 The Cadware Group, Ltd. Schematic diagram generating system using library of general purpose interactively selectable graphic primitives to create special applications icons
US4710763A (en) * 1984-10-19 1987-12-01 Texas Instruments Incorporated Method for generating and displaying tree structures in a limited display area
JPS6221907A (ja) * 1985-07-19 1987-01-30 ゼニヤ海洋サ−ビス株式会社 浮桟橋等の連結装置

Also Published As

Publication number Publication date
GB2197569B (en) 1991-01-02
US4855726A (en) 1989-08-08
JPS6386076A (ja) 1988-04-16
GB8723004D0 (en) 1987-11-04
GB2197569A (en) 1988-05-18
JPH0785250B2 (ja) 1995-09-13
KR880004393A (ko) 1988-06-07

Similar Documents

Publication Publication Date Title
US4970664A (en) Critical path analyzer with path context window
KR910001058B1 (ko) 논리 회로도 처리 장치 및 방법
US5327568A (en) Apparatus for supporting graphic data driven program development and for displaying instruction execution results superimposed on the graphic program
JP2917969B2 (ja) 論理等価性検証方法および論理等価性検証装置
JP2760682B2 (ja) ハードウェアの設計支援システム
JP3533098B2 (ja) プログラム解析装置および記録媒体
JPH103405A (ja) テスト支援装置
JP3124318B2 (ja) 論理回路設計装置
JPH0830506A (ja) データ転送制御方法およびデータ転送回路
JPH07160531A (ja) プログラム実行経路表示装置
JPH0778195A (ja) 回路設計cadにおけるデータ更新方式
JPH05225286A (ja) 回路素子接続検索方式
JPH07104876B2 (ja) 設計支援方法及び設計支援装置
JPS63100575A (ja) 論理回路図のバス線強調表示方式
JPH05242179A (ja) 回路図エディタシステム
JPH01133176A (ja) 論理回路ブロック切出しシステム
JPH04359376A (ja) 論理検証方法
JP2924241B2 (ja) 電子回路のシミュレーション方法
JPH04288623A (ja) 編集装置
JPS63231571A (ja) 回路特徴抽出機構
JPS6362073A (ja) デイレイ観察装置
JPH01290064A (ja) 論理シミュレーション初期値設定コマンド自動生成装置
JPH0283472A (ja) テストパターン作成装置及び作成方法
JPH07219979A (ja) プローブ設定方法
JPH03256168A (ja) 論理シミュレーション方式

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20030130

Year of fee payment: 13

LAPS Lapse due to unpaid annual fee